| 1 |
1
입력되는 RF 신호를 샘플링하여, 병렬 저전압 차동 신호인 2채널로 된 I 차동 신호와 2채널로 된 Q 차동 신호로 생성하여 전체 4채널로 출력하는 A/D 컨버터;상기 I 차동 신호 및 Q 차동 신호의 데이터량을 각각 감소시켜 출력하는 FPGA; 및상기 FPGA의 출력 신호를 컴퓨터로 업로드하는 USB 컨트롤러;를 포함하며,상기 A/D 컨버터는,외부로부터 제공되는 샘플링 클럭에 따라 상기 RF 신호를 샘플링하여 상기 RF 신호와 동위상인 I 샘플링 신호를 생성하는 A/D 제1컨버터 모듈; 상기 샘플링 클럭에 따라 상기 I 샘플링 신호와 90°위상차를 가지도록 RF 신호를 샘플링한 Q 샘플링 신호를 생성하는 A/D 제2컨버터 모듈; 상기 I 샘플링 신호를 역 다중화(De-Mux)하여 I1 차동 신호 및 I2 차동 신호로 된 2채널의 I 차동 신호를 생성하여 상기 FPGA에 제공하는 I 신호 역다중화 모듈; 및 상기 Q 샘플링 신호를 역 다중화(De-Mux)하여 Q1 차동 신호 및 Q2 차동 신호로 된 2채널의 Q 차동 신호를 생성하여 상기 FPGA에 제공하는 Q 신호 역다중화 모듈;을 포함하며,상기 FPGA는,제공되는 I 차동 신호를 복조하여 I 신호를 생성하는 I 신호 복조 모듈; 제공되는 Q 차동 신호를 복조하여 Q 신호를 생성하는 Q 신호 복조 모듈; 및 상기 I 신호 및 Q 신호의 샘플링 데이터량을 감소시키는 언더 샘플링(under sampling)을 수행하여 I 다운 신호 및 Q 다운 신호를 생성하여 출력하는 다운 컨버터;를 포함하는 레이더 테스트용 SDR 수신기
|
| 2 |
2
삭제
|
| 3 |
3
청구항 1에 있어서,상기 A/D 제1컨버터 모듈은, 상기 RF 신호를 시간차(time-interleaved) 방식으로 샘플링하여 I1 샘플링 신호 및 I2 샘플링 신호로 된 2 개의 I 샘플링 신호를 생성하며,상기 A/D 제2컨버터 모듈은, 상기 RF 신호를 시간차(time-interleaved) 방식으로 샘플링하여 Q2 샘플링 신호 및 Q2 샘플링 신호로 된 2 개의 Q 샘플링 신호를 생성하는 레이더 테스트용 SDR 수신기
|
| 4 |
4
청구항 3에 있어서, 상기 A/D 제1컨버터 모듈은,상기 샘플링 클럭의 상승(rising) 순간마다 상기 RF 신호를 샘플링하여 I1 샘플링 신호 및 I2 샘플링 신호로서 교대로 출력하는 레이더 테스트용 SDR 수신기
|
| 5 |
5
청구항 3에 있어서, 상기 A/D 제2컨버터 모듈은,상기 샘플링 클럭의 다운(down) 순간마다 상기 RF 신호를 샘플링하여 Q1 샘플링 신호 및 Q2 샘플링 신호로서 교대로 출력하는 레이더 테스트용 SDR 수신기
|
| 6 |
6
삭제
|
| 7 |
7
청구항 1에 있어서,상기 I1 차동 신호 및 I2 차동 신호를 선입 선출하여 상기 I 신호 복조 모듈에 제공하는 I 차동 신호 FIFO 버퍼; 및상기 Q1 차동 신호 및 Q2 차동 신호를 선입 선출하여 상기 Q 신호 복조 모듈에 제공하는 Q 차동 신호 FIFO 버퍼;를 포함하는 레이더 테스트용 SDR 수신기
|
| 8 |
8
청구항 1에 있어서, 상기 다운 컨버터는,상기 I 신호 및 Q 신호에 대한 언더 샘플링을 각각 수행하는 CIC(Cascaded Integrator Comb) 필터; 및상기 CIC 필터를 통해 언더 샘플링된 신호에 대한 진폭 특성을 향상시켜 I 다운 신호 및 Q 다운 신호로서 출력하는 CFIR(Compensation Finite Impulse Response) 필터;를 포함하는 레이더 테스트용 SDR 수신기
|
