| 1 |
1
제 1 클럭 도메인과 제 2 클럭 도메인에 걸쳐 있고, 패킷을 저장하는 다중 클럭 데이터 큐;상기 제 1 클럭 도메인에서 동작하되, 상기 다중 클럭 데이터 큐로의 패킷 기록이 완료됨에 따라 정보 데이터 및 상기 다중 클럭 데이터 큐에 저장된 패킷의 테일 포인터를 데이터로 저장하는 패킷 정보 큐;상기 제 1 클럭 도메인에서 동작하되, 상기 다중 클럭 데이터 큐로의 패킷 기록이 완료됨에 따라 상기 패킷 정보 큐의 데이터를 읽어 와서 읽기 상태 머신에게로 알려주는 쓰기 상태 머신; 및상기 제 2 클럭 도메인에서 동작하되, 상기 쓰기 상태 머신으로부터의 정보를 근거로 읽어갈 패킷이 준비되어 있는지를 파악하는 읽기 상태 머신;을 포함하는 것을 특징으로 하는 패킷 전송을 위한 이중 클럭 선입선출 장치
|
| 2 |
2
청구항 1에 있어서,상기 제 1 클럭 도메인은 쓰기 클럭 도메인이고,상기 제 2 클럭 도메인은 읽기 클럭 도메인으로 구성된 것을 특징으로 하는 패킷 전송을 위한 이중 클럭 선입선출 장치
|
| 3 |
3
청구항 2에 있어서,상기 다중 클럭 데이터 큐는,상기 패킷을 기록하다 문제점이 발견되어 해당 패킷을 전달할 필요가 없을 경우에 입력되는 기록 에러(write_err) 신호, 상기 패킷의 마지막까지 정상적으로 기록되었음을 알려주는 기록 종료(write_done) 신호, 및 상기 패킷을 읽기 전 또는 읽는 도중에 해당 패킷을 모두 버릴 것을 지시하는 제거(discard) 신호를 입력받는 것을 특징으로 하는 패킷 전송을 위한 이중 클럭 선입선출 장치
|
| 4 |
4
청구항 3에 있어서,상기 다중 클럭 데이터 큐에 패킷이 기록되면, 상기 기록 종료 신호가 상기 패킷 정보 큐에 입력되는 것을 특징으로 하는 패킷 전송을 위한 이중 클럭 선입선출 장치
|
| 5 |
5
청구항 4에 있어서,상기 기록 종료 신호는 상기 패킷 정보 큐에 상기 테일 포인터와 상기 정보 데이터를 기록하게 하고, 상기 패킷 정보 큐는 데이터가 기록되면 엠프티(empty) 상태가 아님을 상기 쓰기 상태 머신에게 알려주는 것을 특징으로 하는 패킷 전송을 위한 이중 클럭 선입선출 장치
|
| 6 |
6
청구항 5에 있어서,상기 쓰기 상태 머신은 상기 패킷 정보 큐의 상태가 상기 엠프티(empty) 상태가 아님에 따라 상기 패킷 정보 큐로부터 데이터를 읽어 상기 제 1 클럭 도메인에 있는 정보큐 데이터 레지스터에 저장하고, 패킷 준비 레지스터를 통해 패킷이 준비되었음을 상기 읽기 상태 머신에게 알려주는 것을 특징으로 하는 패킷 전송을 위한 이중 클럭 선입선출 장치
|
| 7 |
7
청구항 6에 있어서,상기 읽기 상태 머신은 상기 패킷 준비 레지스터의 값을 통해 읽어갈 패킷이 준비되어 있음을 알면 상기 정보큐 데이터 레지스터의 정보를 상기 읽기 클럭 도메인에 있는 정보 데이터 레지스터 및 테일 포인터 레지스터에 저장하는 것을 특징으로 하는 패킷 전송을 위한 이중 클럭 선입선출 장치
|
| 8 |
8
청구항 7에 있어서,상기 테일 포인터 레지스터의 값은 상기 다중 클럭 데이터 큐로 입력되고,상기 다중 클럭 데이터 큐는 상기 테일 포인터 레지스터의 값이 변함에 따라 엠프티(empty)가 아닌 상태로 변하게 되고 패킷이 읽혀짐에 따라 엠프티(empty) 상태로 변하는 것을 특징으로 하는 패킷 전송을 위한 이중 클럭 선입선출 장치
|
| 9 |
9
청구항 8에 있어서,상기 읽기 상태 머신은 상기 다중 클럭 데이터 큐의 상태가 엠프티 상태인 것으로 인지함에 따라 읽기 종료 레지스터 값을 변경하는 것을 특징으로 하는 패킷 전송을 위한 이중 클럭 선입선출 장치
|
| 10 |
10
청구항 9에 있어서,상기 쓰기 상태 머신은 상기 읽기 상태 머신이 읽기 종료 레지스터 값을 변경함에 따라 상기 다중 클럭 데이터 큐의 헤드 포인터값을 헤드 포인터 레지스터에 저장하는 것을 특징으로 하는 패킷 전송을 위한 이중 클럭 선입선출 장치
|
| 11 |
11
청구항 10에 있어서,상기 헤드 포인터 레지스터에 저장된 값은 상기 다중 클럭 데이터 큐에서 출력되는 테일 포인터와 비교되는 것을 특징으로 하는 패킷 전송을 위한 이중 클럭 선입선출 장치
|
| 12 |
12
청구항 10에 있어서,상기 제 1 클럭 도메인과 상기 제 2 클럭 도메인 사이에 전달되는 값은 상기 패킷 준비 레지스터의 값, 상기 읽기 종료 레지스터의 값, 상기 정보큐 데이터 레지스터의 값, 및 상기 헤드 포인터 레지스터의 값을 포함하는 것을 특징으로 하는 패킷 전송을 위한 이중 클럭 선입선출 장치
|
| 13 |
13
청구항 12에 있어서,상기 패킷 준비 레지스터 및 상기 읽기 종료 레지스터는 두 단계의 레지스터를 사용하여 준안정성을 해결하는 것을 특징으로 하는 패킷 전송을 위한 이중 클럭 선입선출 장치
|
| 14 |
14
청구항 13에 있어서,상기 정보 데이터 레지스터 및 상기 테일 포인터 레지스터의 값이 안정화되지 않은 상태에서, 상기 패킷 준비 레지스터의 1 단계 레지스터의 값이 변경되더라도 2단계 레지스터를 거치면서 상기 정보 데이터 레지스터 및 상기 테일 포인터 레지스터의 값이 안정된 상태가 되는 것을 특징으로 하는 패킷 전송을 위한 이중 클럭 선입선출 장치
|
| 15 |
15
청구항 14에 있어서,상기 정보 데이터 레지스터 및 상기 테일 포인터 레지스터의 값이 안정된 상태를 유지하고 있는 상태에서, 상기 쓰기 상태 머신은 상기 읽기 종료 레지스터의 변경을 인지하기 전까지는 상태가 변하지 않는 것을 특징으로 하는 패킷 전송을 위한 이중 클럭 선입선출 장치
|
| 16 |
16
청구항 10에 있어서,상기 다중 클럭 데이터 큐는,상기 제 1 클럭 도메인과 상기 제 2 클럭 도메인 사이에 걸쳐 있는 듀얼 포트 메모리;상기 기록 에러 신호 및 상기 기록 종료 신호를 입력받아 동작하는 테일 포인터 제어부; 및상기 제 2 클럭 도메인에 있는 테일 포인터 레지스터의 값 및 상기 제거 신호를 입력받아 동작하는 헤드 포인터 제어부;를 포함하는 것을 특징으로 하는 패킷 전송을 위한 이중 클럭 선입선출 장치
|
| 17 |
17
청구항 16에 있어서,상기 테일 포인터 제어부는 상기 기록 에러 신호가 입력되면 기존 테일 포인터 레지스터로 현재 테일 포인터 레지스터를 대체하게 하여 기록중이던 패킷을 제거하는 것을 특징으로 하는 패킷 전송을 위한 이중 클럭 선입선출 장치
|
| 18 |
18
청구항 16에 있어서,상기 테일 포인터 제어부는 상기 기록 종료 신호가 입력되면 상기 현재 테일 포인터 레지스터의 값을 가져와서 상기 기존 테일 포인터 레지스터에 저장하는 것을 특징으로 하는 패킷 전송을 위한 이중 클럭 선입선출 장치
|
| 19 |
19
청구항 16에 있어서,상기 헤드 포인터 제어부는 상기 제거 신호가 입력되면 상기 테일 포인터 레지스터의 값으로 현재 헤드 포인터 레지스터의 값을 대체시키는 것을 특징으로 하는 패킷 전송을 위한 이중 클럭 선입선출 장치
|
