| 1 |
1
기판;상기 기판 상에 배치되고, 채널 영역을 제공하는 제2 반도체 패턴;상기 기판 및 상기 제2 반도체 패턴 사이에 배치되며, 상기 제2 반도체 패턴과 접하는 부분은 채널 영역으로 제공되고, 상기 제2 반도체 패턴에 의해 노출되는 부분들은 소스/드레인 영역들로 제공되는 제1 반도체 패턴;상기 제2 반도체 패턴 및 상기 제1 반도체 패턴 중 적어도 하나에 인접하는 게이트 절연막; 및상기 게이트 절연막을 사이에 두고 상기 제1 및 제1 반도체 패턴들과 이격되는 게이트 전극을 포함하는 반도체 소자
|
| 2 |
2
제1항에 있어서,상기 게이트 전극은 상기 기판에 접하며,상기 게이트 절연막은 상기 게이트 전극 및 상기 제1 반도체 패턴 사이에 배치되는 반도체 소자
|
| 3 |
3
제1항에 있어서,상기 제1 반도체 패턴은 상기 기판에 접하며,상기 제1 반도체 패턴 상에 상기 제2 반도체 패턴, 상기 게이트 절연막 및 상기 게이트 전극이 순차적으로 배치되는 반도체 소자
|
| 4 |
4
제1항에 있어서,상기 제1 반도체 패턴 내 캐리어들은 제1 농도이며,상기 제2 반도체 패턴 내 캐리어들은 상기 제1 농도보다 작은 제2 농도인 반도체 소자
|
| 5 |
5
제4항에 있어서,상기 제1 농도는 1018cm-3이상이며, 상기 제2 농도는 1018cm-3이하인 반도체 소자
|
| 6 |
6
제1항에 있어서,상기 제2 반도체 패턴은 InGaZnO, 알루미늄이 도핑된 ZnSnO 및 HfInZnO 으로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 반도체 소자
|
| 7 |
7
제1항에 있어서,상기 제1 반도체 패턴은 In2O3, ZnSnO, InZnSnO, 알루미늄이 도핑된 InZnSnO, ITO(indium tin oxide), IZO(indium zinc oxide) 및 알루미늄이 도핑된 ZnO으로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 반도체 소자
|
| 8 |
8
제1항에 있어서,상기 소스/드레인 영역들과 각각 접촉하는 소스/드레인 전극들을 더 포함하는 반도체 소자
|
| 9 |
9
기판 상에 게이트 전극을 형성하고;상기 게이트 전극 상에 게이트 절연막을 형성하고;상기 게이트 절연막의 일부를 덮으며, 소스/드레인 영역들 및 제1 채널 영역을 포함하는 제1 반도체 패턴을 형성하고; 및상기 제1 반도체 패턴 상에, 상기 게이트 전극에 대응되는 위치에 제2 채널 영역을 포함하는 제2 반도체 패턴을 형성하는 반도체 소자의 제조 방법
|
| 10 |
10
제9항에 있어서,상기 제2 반도체 패턴을 형성하는 것은:상기 제1 반도체 패턴이 형성된 게이트 절연막 상에 제2 박막 및 포토레지스트막을 형성하고;상기 기판의 배면으로 노광 공정을 수행하여, 상기 게이트 전극을 노광 마스크로 사용하여 상기 게이트 전극에 의해 노출된 포토레지스트막을 노광하여 포토레지스트 패턴을 형성하고; 및상기 포토레지스트 패턴을 이용하여 상기 제2 박막을 습식 식각하는 것을 포함하는 반도체 소자의 제조 방법
|
| 11 |
11
제10항에 있어서,상기 제2 박막이 식각되는 동안 상기 제1 반도체 패턴은 식각되지 않는 반도체 소자의 제조 방법
|
| 12 |
12
제9항에 있어서,상기 제1 반도체 패턴 내 캐리어들은 제1 농도이며,상기 제2 반도체 패턴 내 캐리어들은 상기 제1 농도보다 작은 제2 농도인 반도체 소자의 제조 방법
|
| 13 |
13
제12항에 있어서,상기 제1 농도는 1018cm-3 이상이며,상기 제2 농도는 1018cm-3 이하인 반도체 소자의 제조 방법
|
| 14 |
14
제9항에 있어서,상기 제1 반도체 패턴은 In2O3, ZnSnO, InZnSnO, 알루미늄이 도핑된 InZnSnO, ITO, IZO 및 알루미늄이 도핑된 ZnO으로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 반도체 소자의 제조 방법
|
| 15 |
15
제9항에 있어서,상기 제2 반도체 패턴은 InGaZnO, 알루미늄이 도핑된 ZnSnO 및 HfInZnO 으로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 반도체 소자의 제조 방법
|
| 16 |
16
제9항에 있어서,상기 소스/드레인 영역들과 각각 전기적으로 연결되는 소스/드레인 전극들을 형성하는 것을 더 포함하는 반도체 소자의 제조 방법
|
| 17 |
17
기판 상에, 소스/드레인 영역들과, 상기 소스/드레인 영역들 사이에 채널 영역을 포함하는 제1 반도체 패턴 및 제2 박막을 형성하고;상기 제2 박막 상에, 절연막 및 도전막을 순차적으로 형성하고;상기 도전막, 상기 절연막, 상기 제2 박막을 패터닝하여, 상기 제1 반도체 패턴의 제1 채널 영역에 제2 반도체 패턴, 게이트 절연 패턴 및 게이트 전극을 순차적으로 형성하는 것을 포함하는 반도체 소자의 제조 방법
|
| 18 |
18
제17항에 있어서,상기 제1 반도체 패턴 내 캐리어들은 제1 농도이며,상기 제2 반도체 패턴 내 캐리어들은 상기 제1 농도보다 작은 제2 농도를 갖는 반도체 소자의 제조 방법
|
| 19 |
19
제18항에 있어서,상기 제1 농도는 1018cm-3 이상이며,상기 제2 농도는 1018cm-3 이하인 반도체 소자의 제조 방법
|
| 20 |
20
제17항에 있어서,상기 제1 반도체 패턴은 인듐이 많은 InGaZnO, InZnO, ITO, IZO 및 알루미늄이 도핑된 ZnO으로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 반도체 소자의 제조 방법
|
| 21 |
21
제17항에 있어서,상기 제2 반도체 패턴은 InGaZnO, 알루미늄이 도핑된 ZnSnO 및 HfInZnO 으로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 반도체 소자의 제조 방법
|
