1 |
1
디지털 제어 발진기(DCO, Digitally Controlled Oscillator)에서의 디더(Dither) 제어 장치에서, N 비트의 프랙셔널(fractional) 신호가 입력되며, 상기 프랙셔널 신호를 4개의 범위로 나누고, 4개의 범위 별로 각각 2 비트의 제어 신호를 출력하기 위한 범위 검출기(Range detector);상기 N 비트의 프랙셔널 신호와 상기 범위 검출기에서의 출력 신호의 차이인 N-2 비트의 프랙셔널 신호가 입력되어 누산하여 자리 올림수(carry)를 발생시키는 누산기(Accumulator); 및상기 누산기에서 발생한 자리 올림수가 각각 입력되어 디더 제어 신호를 출력하는 4개의 4×1 멀티플렉서(Multiplexer)를 포함하되,상기 범위 검출기는, 입력된 N 비트의 프랙셔널 신호를 R0, R1, R2, R3의 네 범위로 나누어서, 범위가 R0일 때는 S0=0, S1=0을 출력하고, 범위가 R1일 때는 S0=0, S1=1을 출력하고, 범위가 R2일 때는 S0=1, S1=0을 출력하고, 범위가 R3일 때는 S0=1, S1=1을 출력하는 비교기(comparator)와, 출력이 0, 2N×1/4, 2N×2/4, 2N×3/4 으로 고정되어 있으며, 입력 제어 비트가 S0=0, S1=0일 때는 0을 출력으로 선택하고, 입력 제어 비트가 S0=0, S1=1일 때는 2N×1/4을 출력으로 선택하고, 입력 제어 비트가 S0=1, S1=0일 때는 2N×2/4을 출력으로 선택하고, 입력 제어 비트가 S0=1, S1=1일 때는 2N×3/4을 출력으로 선택하는 2×1 멀티플렉서를 포함하여 이루어지고,상기 비교기에서 출력된 S0와 S1 신호는 상기 2×1 멀티플렉서의 제어 신호와, 상기 4개의 4×1 멀티플렉서의 제어 신호이며,상기 누산기는 상기 N 비트의 프랙셔널 신호와 상기 2×1 멀티플렉서의 출력과의 차이인 N-2 비트의 신호가 제1 입력으로 입력되고, 디지털 제어 발진기 출력 주파수를 미리 정해진 수치로 나눈 클럭(CLK)에 상기 누산기의 출력을 동기화한 신호가 제2 입력으로 입력되고, 상기 4개의 4×1 멀티플렉서는 제 1 멀티플렉서, 제 2 멀티플렉서, 제 3 멀티플렉서 및 제 4 멀티플렉서이고, 각 멀티플렉서에는 00, 01, 10, 11 입력단이 마련되어 있으며, 상기 누산기에서 발생한 자리 올림수(carry)가 상기 제 1 멀티플렉서의 00 입력단과, 상기 제 2 멀티플렉서의 01 입력단과, 상기 제 3 멀티플렉서의 10 입력단과, 상기 제 4 멀티플렉서의 11 입력단으로 각각 입력되고, 상기 제 1 멀티플렉서의 01, 10, 11 입력단은 1로 고정되어 있고, 상기 제 2 멀티플렉서의 00 입력단은 0으로 고정되어 있고 10, 11 입력단은 1로 고정되어 있고, 상기 제 3 멀티플렉서의 00, 01 입력단은 0으로 고정되어 있고 11 입력은 1로 고정되어 있고, 상기 제 4 멀티플렉서의 00, 01, 10 입력단은 0으로 고정되어 있으며, 상기 제 1 멀티플렉서, 상기 제 2 멀티플렉서, 상기 제 3 멀티플렉서 및 상기 제 4 멀티플렉서를 제어하는 제어신호는 상기 비교기에서 출력된 S0, S1 신호인 것을 특징으로 하는 디더 제어 장치
|