| 1 |
1
저항 영역, 커패시터 영역 및 인덕턴스 영역이 정의된 반도체 기판; 상기 반도체 기판 상에 배치되며, 제1 도전층 및 상기 제1 도전층 상의 제2 도전층으로 이루어지는 도전 패턴; 및상기 제2 도전층의 상면을 커버하며, SU-8 포토레지스트 물질로 이루어진 패시베이션층;을 포함하며,상기 제1 도전층은 상기 저항 영역에서 서로 이격되어 배치되는 제1 부분 및 제2 부분을 포함하고, 상기 제1 부분, 상기 제2 부분, 및 상기 제1 부분과 상기 제2 부분 사이에서 상기 반도체 기판 상에 배치되는 저항 물질층이 표면 실장 저항을 구성하며,상기 제1 도전층은 상기 커패시터 영역에 배치되는 제3 부분을 더 포함하며, 상기 제2 도전층은 상기 커패시터 영역에서 상기 제1 도전층의 상기 제3 부분 상에 배치되는 제1 부분을 포함하고, 상기 제1 도전층의 상기 제3 부분, 상기 제2 도전층의 상기 제1 부분, 및 상기 제1 도전층의 상기 제3 부분과 상기 제2 도전층의 상기 제1 부분 사이에 개재되는 커패시터 유전층이 커패시터를 구성하며,상기 제1 도전층은 상기 인덕턴스 영역에 배치되는 제4 부분을 더 포함하며, 상기 제2 도전층은 상기 인덕턴스 영역에서 상기 제1 도전층의 상기 제4 부분 상에 배치되는 제2 부분을 더 포함하며, 상기 제1 도전층의 상기 제4 부분과 상기 제2 도전층의 상기 제2 부분이 인덕터를 구성하는 것을 특징으로 하는 RF 집적 회로
|
| 2 |
2
제1항에 있어서,상기 표면 실장 저항, 상기 커패시터 및 상기 인덕터는 수동 RF 소자를 구성하는 것을 특징으로 하는 RF 집적 회로
|
| 3 |
3
제1항에 있어서,상기 반도체 기판 및 상기 도전 패턴 사이에 형성되며, 무기 절연 물질을 포함하는 소자 분리층을 더 포함하는 것을 특징으로 하는 RF 집적 회로
|
| 4 |
4
제1항에 있어서, 상기 인덕턴스 영역에서, 상기 제1 도전층은 상기 제1 도전층의 상기 제4 부분과 동일한 레벨에서 이격되어 배치되는 제5 부분을 더 포함하며,상기 제2 도전층의 상기 제2 부분이 상기 제1 도전층의 상기 제5 부분과 수직 방향으로 이격되어 배치되고, 상기 제2 도전층의 상기 제2 부분과 상기 제1 도전층의 상기 제5 부분 사이에 에어 브리지 공간이 배치되는 것을 특징으로 하는 RF 집적 회로
|
| 5 |
5
제4항에 있어서, 상기 패시베이션층 중 상기 인덕턴스 영역에 형성되는 부분은, 상기 제2 도전층의 상기 제2 부분 상면을 컨포말하게 덮는 것을 특징으로 하는 RF 집적 회로
|
| 6 |
6
제1항에 있어서,상기 제1 도전층은 평탄한 표면 모폴로지를 갖는 것을 특징으로 하는 RF 집적 회로
|
| 7 |
7
제1항에 있어서, 상기 제1 도전층은 30 nm 이하의 RMS 거칠기(root mean square roughness)를 갖는 것을 특징으로 하는 RF 집적 회로
|
| 8 |
8
제1항에 있어서,상기 반도체 기판 상에 배치되는 트랜지스터를 포함하는 능동 RF 소자를 더 포함하는 것을 특징으로 하는 RF 집적 회로
|
