맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

경량 블록암호 LEA 기반 암호화 및 복호화 장치(Device for encryption and decryption based on Lightweight encryption algorithm LEA)

  • 기술번호 : KST2016016839
  • 담당센터 :
  • 전화번호 :
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 경량 블록암호(LEA; Lightweight Encryption Algorithm)에 기반한 암호화 및 복호화 겸용 장치가 제공된다. 경량 블록암호 LEA 기반 암호화 및 복호화 장치는 마스터 키 및 평문 또는 암호문을 선택적으로 출력하는 디멀티플렉서; 마스터 키의 길이, 암호화 및 복호화 동작 모드에 따라 마스터 키를 짝수 레지스터부 및 홀수 레지스터부로 분할하여 온-더-플라이(on-the-fly) 방식에 의해 병렬로 라운드 키 쌍을 생성하는 키 스케줄러; 마스터 키의 길이, 동작 모드에 따라, 병렬로 생성된 라운드 키 쌍을 이용하여 평문 또는 암호문의 라운드 변환을 반복적으로 수행하여 암호문 또는 복호문을 출력하는 라운드부; 및 마스터 키의 길이, 동작 모드 및 라운드별 클록에 따른 제어 신호를 생성하는 제어부를 포함한다. 여기서, 키 스케줄러 및 라운드부는 입력단 또는 출력단에 멀티플렉서를 구비한 복수의 기능부 및 적어도 하나의 출력단 멀티플렉서를 포함하며, 멀티플렉서들은 동작 모드별로 복수의 기능부가 동작하도록 제어 신호에 따라 복수의 기능부의 입력 또는 출력을 결정할 수 있다. 이러한 구성에 의해 하드웨어 복잡도(게이트 수)를 저감할 수 있고, 그에 따른 전력 소모를 최소화할 수 있으며, 키 스케줄링에 소요되는 클록 주기를 감소시킬 수 있고, 따라서 암호화 및 복호화 처리 속도를 향상시킬 수 있다.
Int. CL H04L 9/06 (2006.01) H04L 9/08 (2006.01)
CPC H04L 9/0618(2013.01) H04L 9/0618(2013.01) H04L 9/0618(2013.01)
출원번호/일자 1020150032184 (2015.03.09)
출원인 금오공과대학교 산학협력단
등록번호/일자 10-1662291-0000 (2016.09.27)
공개번호/일자 10-2016-0108861 (2016.09.21) 문서열기
공고번호/일자 (20161014) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2015.03.09)
심사청구항수 22

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 금오공과대학교 산학협력단 대한민국 경상북도 구미시

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 신경욱 대한민국 서울특별시 성북구
2 성미지 대한민국 대구광역시 달서구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인이룸리온 대한민국 서울특별시 서초구 사평대로 ***, *층 (반포동)
2 특허법인리온 대한민국 서울특별시 서초구 사평대로 ***, *층(반포동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 금오공과대학교 산학협력단 경상북도 구미시
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment		 2015.03.09 수리 (Accepted) 1-1-2015-0226391-81
2 [특허출원]특허출원서
[Patent Application] Patent Application		 2015.03.09 수리 (Accepted) 1-1-2015-0226128-90
3 선행기술조사의뢰서
Request for Prior Art Search		 2015.10.12 수리 (Accepted) 9-1-9999-9999999-89
4 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.11.25 수리 (Accepted) 4-1-2015-5157879-38
5 선행기술조사보고서
Report of Prior Art Search		 2015.12.07 발송처리완료 (Completion of Transmission) 9-6-2015-0103419-90
6 의견제출통지서
Notification of reason for refusal		 2015.12.14 발송처리완료 (Completion of Transmission) 9-5-2015-0872424-76
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2016.02.12 수리 (Accepted) 1-1-2016-0141237-87
8 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2016.02.12 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2016-0141241-60
9 [복대리인선임]대리인(대표자)에 관한 신고서
[Appointment of Sub-agent] Report on Agent (Representative)		 2016.04.01 수리 (Accepted) 1-1-2016-0314084-01
10 의견제출통지서
Notification of reason for refusal		 2016.06.03 발송처리완료 (Completion of Transmission) 9-5-2016-0410089-05
11 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2016.08.03 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2016-0755416-32
12 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2016.08.03 수리 (Accepted) 1-1-2016-0755403-49
13 등록결정서
Decision to grant		 2016.09.23 발송처리완료 (Completion of Transmission) 9-5-2016-0683814-25
14 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.04.06 수리 (Accepted) 4-1-2020-5079599-14
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
경량 블록암호 LEA(Lightweight Encryption Algorithm)에 기반한 암호화 및 복호화 겸용 장치로서,마스터 키 및 평문 또는 암호문을 선택적으로 출력하는 디멀티플렉서; 상기 마스터 키의 길이, 암호화 및 복호화 동작 모드에 따라 상기 마스터 키를 짝수 레지스터부 및 홀수 레지스터부로 분할하여 온-더-플라이(on-the-fly) 방식에 의해 병렬로 라운드 키 쌍을 생성하는 키 스케줄러; 상기 마스터 키의 길이, 상기 동작 모드에 따라, 상기 병렬로 생성된 라운드 키 쌍을 이용하여 상기 평문 또는 암호문의 라운드 변환을 반복적으로 수행하여 암호문 또는 복호문을 출력하는 라운드부; 및상기 마스터 키의 길이, 상기 동작 모드 및 라운드별 클록에 따른 제어 신호를 생성하는 제어부를 포함하고, 상기 키 스케줄러 및 상기 라운드부는 입력단 또는 출력단에 멀티플렉서를 구비한 복수의 기능부 및 적어도 하나의 출력단 멀티플렉서를 포함하며, 상기 멀티플렉서들은 상기 동작 모드별로 상기 복수의 기능부가 동작하도록 상기 제어 신호에 따라 상기 복수의 기능부의 입력 또는 출력을 결정하며, 상기 짝수 레지스터부는 상기 클록에 따라 짝수 번째 마스터 키가 제 1 키 레지스터부로부터 순차적으로 제 4 키 레지스터부로 시프트되고, 상기 홀수 레지스터부는 상기 클록에 따라 홀수 번째 마스터 키가 제 5 키 레지스터부로부터 순차적으로 제 8 키 레지스터부로 시프트되며, 상기 키 레지스터부 각각은 상기 마스터 키를 저장하는 레지스터 및 상기 레지스터의 입력을 결정하는 멀티플렉서를 각각 포함하고, 상기 키 스케쥴러는 상기 키 레지스터부 중 어느 하나의 출력을 상기 마스터 키의 길이에 따른 제 1 라운드 키로서 출력하는 제 1 출력단 멀티플렉서; 및 상기 키 레지스터부 중 어느 하나의 출력을 상기 마스터 키의 길이에 따른 제 2 라운드 키로서 출력하는 제 2 출력단 멀티플렉서를 더 포함하는, 경량 블록암호 LEA 기반 암호화 및 복호화 장치
2 2
제 1 항에 있어서, 상기 라운드부의 복수의 기능부는, 레지스터 및 상기 레지스터의 입력을 결정하는 멀티플렉서를 각각 포함하고, 평문 또는 암호문이 상태 변수로서 저장되며, 상기 상태 변수 입력시 클록에 따라 제 1 레지스터부로부터 순차적으로 제 4 레지스터부로 시프트하는 4개의 레지스터부를 포함하는 변수 레지스터부; 제 1 XOR 연산기 및 상기 동작 모드에 따라 상기 제 1 XOR 연산기의 입력을 결정하는 멀티플렉서를 포함하고, 상기 라운드 키 쌍 중 제 1 라운드 키를 XOR 연산하는 제 1 XOR 연산부; 제 2 XOR 연산기 및 상기 상기 동작 모드에 따라 제 2 XOR 연산기의 입력을 결정하는 멀티플렉서를 포함하고, 상기 라운드 키 쌍 중 제 2 라운드 키를 XOR 연산하는 제 2 XOR 연산부;상기 제 1 레지스터부의 출력을 비트 순환 시프트하는 3개의 시프트 연산기 및 상기 3개의 시프트 연산기의 출력 중 하나를 상기 라운드별 클록에 따라 출력하는 멀티플렉서를 포함하는 복호용 시프트 연산부;상기 동작 모드에 따라 모듈로 감산기 또는 모듈로 가산기로 동작하는 모듈로 연산기와, 상기 동작 모드에 따라 상기 복호용 시프트 연산부의 출력 또는 상기 제2 XOR 연산부의 출력으로 상기 모듈로 연산기의 어느 하나의 입력을 결정하는 멀티플렉서를 포함하고, 상기 모듈로 연산기에 입력되는 상기 제 1 XOR 연산부의 출력과 상기 제2 XOR 연산부의 출력 또는 상기 제 1 XOR 연산부의 출력과 상기 복호용 시프트 연산부의 출력을 모듈로 연산하는 모듈로 연산부; 및최종 라운드 변환 결과로서, 상기 입력된 평문에 대한 암호문 또는 상기 입력된 암호문에 대한 복호문으로서 상기 상태 변수 중 하나를 출력하는 출력단 멀티플렉서를 포함하는, 경량 블록암호 LEA 기반 암호화 및 복호화 장치
3 3
제 2 항에 있어서, 상기 라운드부의 복수의 기능부는, 암호화 동작 모드에서, 상기 모듈로 연산부의 출력을 비트 순환 시프트하는 3개의 시프트 연산기 및 상기 3개의 시프트 연산기의 출력 중 어느 하나를 상기 라운드별 클록에 따라 상기 제 1 레지스터부로 출력하는 멀티플렉서를 포함하는 암호용 시프트 연산부를 더 포함하며, 상기 변수 레지스터부는 상기 상태 변수를 상기 제 1 레지스터부로부터 제 4 레지스터부로 순차적으로 시프트하고, 상기 제 1 XOR 연산부는 상기 제 3 레지스터부의 출력과 상기 제 1 라운드 키를 XOR 연산하며, 상기 제 2 XOR 연산부는 상기 제 4 레지스터부의 출력과 상기 제 2 라운드 키를 XOR 연산하고, 상기 모듈로 연산부는 상기 제 1 XOR 연산부와 상기 2 XOR 연산부의 출력을 모듈로 가산하며, 상기 출력단 멀티플렉서는 상기 최종 라운드 변환 결과로서 상기 제 1 레지스터부의 출력을 상기 암호문으로서 출력하는, 경량 블록암호 LEA 기반 암호화 및 복호화 장치
4 4
제 3 항에 있어서, 상기 암호용 시프트 연산부는 상기 모듈로 연산부의 출력에 대하여 우측으로 3비트 순환 시프트하는 제 1 시프트 연산기, 우측으로 5비트 순환 시프트하는 제 2 시프트 연산기, 및 좌측으로 9비트 순환 시프트하는 제 3 시프트 연산기를 포함하고, 상기 라운드별 3개의 클록 주기로 상기 제 1 시프트 연산기 내지 상기 제 3 시프트 연산기의 출력을 순차적으로 상기 제 1 레지스터부로 출력하는, 경량 블록암호 LEA 기반 암호화 및 복호화 장치
5 5
제 3 항에 있어서, 상기 암호용 시프트 연산부의 멀티플렉서는 암호화 동작 모드에서, 상기 입력된 평문을 출력하고, 복호화 동작 모드에서, 상기 입력된 암호문을 출력하는, 경량 블록암호 LEA 기반 암호화 및 복호화 장치
6 6
제 2 항에 있어서, 상기 라운드부의 복수의 기능부는, 복호화 동작 모드에서, 상기 변수 레지스터부는 상기 상태 변수를 상기 제 4 레지스터부로부터 상기 제 1 레지스터부로 순차적으로 시프트하며, 상기 제 1 XOR 연산부는 상기 제 4 레지스터부의 출력과 상기 제 1 라운드 키를 XOR 연산하고, 상기 제 2 XOR 연산부는 상기 모듈로 연산부의 출력과 상기 제 2 라운드 키를 XOR 연산하며, 상기 모듈로 연산부는 상기 제 1 XOR 연산부의 출력과 상기 복호용 시프트 연산부의 출력을 모듈로 감산하고, 상기 출력단 멀티플렉서는 상기 최종 라운드 변환 결과로서 상기 제 4 레지스터부의 출력을 상기 복호문으로서 출력하는, 경량 블록암호 LEA 기반 암호화 및 복호화 장치
7 7
제 6 항에 있어서,상기 복호용 시프트 연산부는 상기 제 1 레지스터부의 출력에 대하여 우측으로 9비트 순환 시프트하는 제 4 시프트 연산기, 좌측으로 5비트 순환 시프트하는 제 5 시프트 연산기, 및 좌측으로 3비트 순환 시프트하는 제 6 시프트 연산기를 포함하고, 상기 라운드별 3개의 클록 주기로 상기 제 4 시프트 연산기 내지 상기 제 6 시프트 연산기의 출력을 순차적으로 상기 모듈로 연산부로 출력하는, 경량 블록암호 LEA 기반 암호화 및 복호화 장치
8 8
제 1 항에 있어서, 상기 키 스케줄러의 복수의 기능부는, 상기 마스터 키의 길이에 따라 상수값이 저장된 상수 레지스터부의 수(n)가 결정되며, 제 1 상수 레지스터부의 출력과, 상기 제 1 상수 레지스터부의 출력을 좌측 1비트 순환 시프트한 출력을 한 쌍의 상수값으로서 출력하고, 라운드 주기로, 상기 상수값을 상기 상수 레지스터부들 사이에서 순차 시프트하며, 클록 주기로, 상기 제 1 상수 레지스터부는 그 출력이 2 비트 순환 시프트되어 재입력되는 상수값 생성부;상기 짝수 레지스터부의 제 1 키 레지스터부의 출력을 우측으로 비트 순환 시프트하는 3개의 시프트 연산기 및 상기 3개의 시프트 연산기의 출력 중 하나를 상기 라운드별 클록에 따라 상기 제 1 모듈로 연산부로 출력하는 멀티플렉서를 포함하는 제 1 복호용 시프트 연산부; 상기 홀수 레지스터부의 제 5 키 레지스터부의 출력을 우측으로 비트 순환 시프트하는 3개의 시프트 연산기 및 상기 3개의 시프트 연산기의 출력 중 하나를 상기 라운드별 클록에 따라 상기 제 2 모듈로 연산부로 출력하는 멀티플렉서를 포함하는 제 2 복호용 시프트 연산부;상기 동작 모드에 따라 모듈로 감산기 또는 모듈로 가산기로 동작하는 제 1 모듈로 연산기와 상기 동작 모드에 따라 상기 짝수 레지스터부의 출력 또는 제 1 복호용 시프트 연산부의 출력으로 상기 제 1 모듈로 연산기의 어느 하나의 입력을 결정하는 멀티플렉서를 포함하고, 상기 상수값 생성부의 제 1 상수값을 모듈로 연산하는 제 1 모듈로 연산부; 상기 동작 모드에 따라 모듈로 감산기 또는 모듈로 가산기로 동작하는 제 2 모듈로 연산기와 상기 동작 모드에 따라 상기 홀수 레지스터부의 출력 또는 제 2 복호용 시프트 연산부의 출력으로 상기 제 2 모듈로 연산기의 어느 하나의 입력을 결정하는 멀티플렉서를 포함하고, 상기 상수값 생성부의 제 2 상수값을 모듈로 연산하는 제 2 모듈로 연산부; 상기 제 1 모듈로 연산부의 출력 또는 상기 출력의 좌측으로 비트 순환 시프트된 결과를 선택적으로 상기 짝수 레지스터부로 출력하는 제 1 멀티플렉서; 및상기 제 2 모듈로 연산부의 출력 또는 상기 출력의 좌측으로 비트 순환 시프트된 결과를 선택적으로 상기 홀수 레지스터부로 출력하는 제 2 멀티플렉서;를 더 포함하는, 경량 블록암호 LEA 기반 암호화 및 복호화 장치
9 9
제 8 항에 있어서,상기 제 1 출력단 멀티플렉서는 상기 제 1 멀티플렉서, 상기 제 1 키 레지스터, 제 3 키 레지스터, 제 6 키 레지스터, 및 제 7 키 레지스터 중 어느 하나의 출력을 상기 라운드 키 쌍의 제 1 라운드 키로서 상기 제어 신호에 따라 출력하고, 상기 제 2 출력단 멀티플렉서는 상기 제 5 키 레지스터 내지 상기 제 7 키 레지스터, 및 상기 제 2 멀티플렉서 중 어느 하나의 출력을 상기 라운드 키 쌍의 제 2 라운드 키로서 상기 제어 신호에 따라 출력하는, 경량 블록암호 LEA 기반 암호화 및 복호화 장치
10 10
제 8 항에 있어서, 상기 짝수 레지스터부는 상기 마스터 키를 암호화 동작 모드에서, 상기 제 1 키 레지스터부로부터 제 3 키 레지스터부로, 복호화 동작 모드에서, 상기 제 3 키 레지스터부로부터 제 1 키 레지스터부로 순차적으로 시프트하고, 상기 홀수 레지스터부는 상기 마스터 키를 암호화 동작 모드에서, 상기 제 5 키 레지스터부로부터 제 7 키 레지스터부로, 복호화 동작 모드에서, 상기 제 7 키 레지스터부로부터 제 5 키 레지스터부로 순차적으로 시프트하는, 경량 블록암호 LEA 기반 암호화 및 복호화 장치
11 11
제 10 항에 있어서, 제 4 키 레지스터부의 멀티플렉서는 상기 제 1 키 레지스터부와 상기 제 3 키 레지스터부 사이에서 상기 마스터 키가 클록에 따라 시프트하는 방향을 상기 동작 모드 및 상기 마스터 키의 길이에 따라 결정하고, 제 8 키 레지스터부의 멀티플렉서는 상기 제 5 키 레지스터부와 상기 제 7 키 레지스터부 사이에서 상기 마스터 키가 클록에 따라 시프트하는 방향을 상기 동작 모드 및 상기 마스터 키의 길이에 따라 결정하는, 경량 블록암호 LEA 기반 암호화 및 복호화 장치
12 12
제 10 항에 있어서,상기 제 1 키 레지스터부의 멀티플렉서는 상기 마스터 키, 상기 제 1 멀티플렉서, 상기 제 2 키 레지스터부, 및 상기 제 4 키 레지스터부 중 어느 하나의 출력을 상기 동작 모드 및 상기 라운드별 클록에 따라 출력하고, 상기 제 5 키 레지스터부의 멀티플렉서는 상기 마스터 키, 상기 제 2 멀티플렉서, 상기 제 6 키 레지스터부, 및 상기 제 8 키 레지스터부 중 어느 하나의 출력을 상기 동작 모드 및 상기 라운드별 클록에 따라 출력하는, 경량 블록암호 LEA 기반 암호화 및 복호화 장치
13 13
제 10 항에 있어서, 상기 제 3 키 레지스터부의 멀티플렉서는 상기 제 1 멀티플렉서, 상기 제 1 키 레지스터부, 상기 제 2 키 레지스터부 및 상기 제 4 키 레지스터부 중 어느 하나의 출력을 상기 동작 모드 및 상기 라운드별 클록에 따라 출력하고, 상기 제 7 키 레지스터부의 멀티플렉서는 상기 제 2 멀티플렉서, 상기 제 5 키 레지스터부, 상기 제 6 키 레지스터부 및 상기 제 8 키 레지스터부 중 어느 하나의 출력을 상기 동작 모드 및 상기 라운드별 클록에 따라 출력하는, 경량 블록암호 LEA 기반 암호화 및 복호화 장치
14 14
제 8 항에 있어서, 상기 키 스케줄러의 복수의 기능부는, 암호화 동작 모드에서, 상기 제 1 모듈로 연산부의 출력을 좌측으로 비트 순환 시프트하는 3개의 시프트 연산기, 및 상기 3개의 시프트 연산기의 출력 중 어느 하나를 상기 라운드별 클록에 따라 상기 제 1 멀티플렉서로 출력하는 제 1 암호용 시프트 연산부; 및 상기 제 2 모듈로 연산부의 출력을 비트 순환 시프트하는 3개의 시프트 연산기, 및 상기 3개의 시프트 연산기의 출력 중 어느 하나를 상기 라운드별 클록에 따라 상기 제 2 멀티플렉서로 출력하는 제 2 암호용 시프트 연산부를 더 포함하고, 상기 상수값 생성부는 라운드 주기로, 상기 상수값을 상기 제 1 상수 레지스터부로부터 제 n 상수 레지스터부로 시프트하며, 상기 제 1 모듈로 연산부는 상기 짝수 레지스터부의 제 3 키 레지스터부의 출력과 상기 상수값 생성부의 제 1 상수값을 모듈로 가산하고, 상기 제 2 모듈로 연산부는 상기 홀수 레지스터부의 제 7 키 레지스터부의 출력과 상기 상수값 생성부의 제 2 상수값을 모듈로 가산하며, 상기 제 1 멀티플렉서는 상기 제 1 암호용 시프트 연산부의 출력을 상기 짝수 레지스터부의 제 1 키 레지스터부로 출력하고, 상기 제 2 멀티플렉서는 상기 제 2 암호용 시프트 연산부의 출력을 상기 홀수 레지스터부의 제 5 키 레지스터부로 출력하는, 경량 블록암호 LEA 기반 암호화 및 복호화 장치
15 15
제 14 항에 있어서, 상기 제 1 암호용 시프트 연산부는 상기 제 1 모듈로 연산부의 출력에 대하여 좌측으로 13비트 순환 시프트하는 제 7 시프트 연산기, 좌측으로 6비트 순환 시프트하는 제 8 시프트 연산기, 및 좌측으로 1비트 순환 시프트하는 제 9 시프트 연산기를 포함하고, 상기 제 2 암호용 시프트 연산부는 상기 제 2 모듈로 연산부의 출력에 대하여 좌측으로 17비트 순환 시프트하는 제 10 시프트 연산기, 좌측으로 11비트 순환 시프트하는 제 11 시프트 연산기, 및 좌측으로 3비트 순환 시프트하는 제 12 시프트 연산기를 포함하며, 상기 제 1 암호용 시프트 연산부는 상기 제어 신호에 따라 라운드별 3개 또는 4개의 클록 주기로 상기 제 7 시프트 연산기 내지 상기 제 9 시프트 연산기의 출력을 순차적으로 상기 제 1 멀티플렉서로 출력하고, 상기 제 2 암호용 시프트 연산부는 상기 제어 신호에 따라 라운드별 3개 또는 4개의 클록 주기로 상기 제 10 시프트 연산기 내지 상기 제 12 시프트 연산기의 출력을 순차적으로 상기 제 2 멀티플렉서로 출력하는, 경량 블록암호 LEA 기반 암호화 및 복호화 장치
16 16
제 8 항에 있어서, 상기 키 스케줄러의 복수의 기능부는, 복호화 동작 모드에서, 상기 상수값 생성부는 라운드 주기로, 상기 상수값을 상기 n 상수 레지스터부로부터 상기 제 1 상수 레지스터부로 순차 시프트하며, 상기 제 1 모듈로 연산부는 상기 제 1 복호용 시프트 연산부의 출력과 상기 상수값 생성부의 제 1 상수값을 모듈로 감산하고, 상기 제 2 모듈로 연산부는 상기 제 2 복호용 시프트 연산부의 출력과 상기 상수값 생성부의 제 2 상수값을 모듈로 감산하며, 상기 제 1 멀티플렉서는 상기 제 1 모듈로 연산부의 출력을 상기 짝수 레지스터부의 제 3 키 레지스터부로 출력하고, 상기 제 2 멀티플렉서는 상기 제 2 모듈로 연산부의 출력을 상기 홀수 레지스터부의 제 7 키 레지스터부로 출력하는, 경량 블록암호 LEA 기반 암호화 및 복호화 장치
17 17
제 16 항에 있어서, 상기 제 1 복호용 시프트 연산부는 상기 짝수 레지스터부의 제 1 키 레지스터부의 출력에 대하여 우측으로 1비트 순환 시프트하는 제 13 시프트 연산기, 우측으로 6비트 순환 시프트하는 제 14 시프트 연산기, 및 우측으로 13비트 순환 시프트하는 제 15 시프트 연산기를 포함하고, 상기 제 2 복호용 시프트 연산부는 상기 홀수 레지스터부의 제 5 키 레지스터부의 출력에 대하여 우측으로 3비트 순환 시프트하는 제 16 시프트 연산기, 우측으로 11비트 순환 시프트하는 제 17 시프트 연산기, 및 우측으로 17비트 순환 시프트하는 제 18 시프트 연산기를 포함하며, 상기 제 1 복호용 시프트 연산부는 상기 제어 신호에 따라 라운드별 3개 또는 4개의 클록 주기로 상기 제 13 시프트 연산기 내지 상기 제 15 시프트 연산기의 출력을 순차적으로 상기 제 1 모듈로 연산부로 출력하고, 상기 제 2 복호용 시프트 연산부는 상기 제어 신호에 따라 라운드별 3개 또는 4개의 클록 주기로 상기 제 16 시프트 연산기 내지 상기 제 18 시프트 연산기의 출력을 순차적으로 상기 제 2 모듈로 연산부로 출력하는, 경량 블록암호 LEA 기반 암호화 및 복호화 장치
18 18
제 8 항에 있어서,상기 상수값 생성부는 상기 마스터 키의 길이에 따라 상기 상수 레지스터부의 수를 결정하기 위한 제 1 및 제 2 멀티플렉서를 포함하는, 경량 블록암호 LEA 기반 암호화 및 복호화 장치
19 19
제 18 항에 있어서, 상기 제 1 상수 레지스터부를 제외한 n-1개의 상수 레지스터부 각각은 좌측 비트 순환 시프트 연산기, 우측 비트 순환 시프트 연산기, 상기 비트 순환 시프트 연산기들의 출력중 하나를 상기 동작 모드에 따라 출력하는 멀티플렉서, 및 상기 멀티플렉서의 출력을 저장하는 레지스터를 더 포함하는, 경량 블록암호 LEA 기반 암호화 및 복호화 장치
20 20
제 19 항에 있어서,상기 상수값 생성부는, 암호화 동작 모드에서, 상기 제 1 상수 레지스터부의 출력을 우측으로 2비트 순환 시프트하는 제 19 시프트 연산기; 제 2 상수 레지스터부의 출력을 좌측으로 5비트 순환 시프트하는 제 20 시프트 연산기; 및 상기 제 19 시프트 연산기 및 상기 제 20 시프트 연산기의 출력 중 어느 하나를 상기 제어 신호에 따라 출력하는 제 3 멀티플렉서를 더 포함하는, 경량 블록암호 LEA 기반 암호화 및 복호화 장치
21 21
제 19 항에 있어서,상기 상수값 생성부는, 복호화 동작 모드에서, 상기 마스터 키의 길이에 따라 상기 제 n 상수 레지스터부의 출력중 하나를 출력하는 제 4 멀티플렉서; 상기 제 4 멀티플렉서의 출력을 우측으로 1비트 순환 시프트하는 제 21 시프트 연산기; 상기 제 1 상수 레지스터부의 출력을 좌측으로 2비트 순환 시프트하는 제 22 시프트 연산기; 및 상기 제 1 상수 레지스터부의 출력을 우측으로 4비트 순환 시프트하여 상기 제 2 상수 레지스터부로 출력하는 제 23 비트 연산기를 더 포함하는, 경량 블록암호 LEA 기반 암호화 및 복호화 장치
22 22
제 21 항에 있어서, 상기 제 1 상수 레지스터부의 출력을 좌측으로 1비트 순환 시프트하는 제 24 비트 연산기; 및 상기 제어 신호에 따라 상기 제 21 시프트 연산기, 상기 제 22 시프트 연산기, 및 제 3 멀티플렉서 중 어느 하나의 출력을 상기 제 1 상수 레지스터부로 출력하는 제 5 멀티플렉서를 더 포함하는, 경량 블록암호 LEA 기반 암호화 및 복호화 장치
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 산업통상자원부 금오공과대학교 산학협력단 산업핵심기술개발사업 사물인터넷 기반 영상보안용 초저전력 SoC 핵심 IP 기술 개발