| 1 |
1
입력단에 차례로 연결된 제1,3 저항들;반전 출력단과 접지 간에 차례로 연결된 제4,2 저항들;상기 제1 저항의 타단과 상기 제4 저항의 일단 사이에 연결된 제1 커패시터;상기 제4 저항의 일단과 상기 출력단 사이에 연결된 제2 커패시터;상기 제3 저항의 타단과 상기 출력단 사이에 연결된 제3 커패시터; 및 상기 제1 저항의 타단에 반전단이 연결되고 접지에 비반전단이 연결되어 상기 출력단으로 연산증폭 응답을 출력하는 연산증폭기를 포함하는 무선통신 시스템에서의 데이터 변환기를 위한 루프 필터
|
| 2 |
2
제1항에 있어서, 상기 제4 저항의 타단과 상기 출력단 사이에는 차동 회로 구현 시의 반대편 출력 신호가 인가되는 무선통신 시스템에서의 데이터 변환기를 위한 루프 필터
|
| 3 |
3
제1항에 있어서, 상기 제3 저항과 상기 제3 커패시터의 직렬 연결은 (SC3R3+1)/SC4의 임피던스를 형성함에 의해 3차의 전달함수를 구현하는 무선통신 시스템에서의 데이터 변환기를 위한 루프 필터
|
| 4 |
4
제1항에 있어서, 루프 필터는 다음의 공진 조건,을 만족하는 무선통신 시스템에서의 데이터 변환기를 위한 루프 필터
|
| 5 |
5
연속 시간 시그마 델타 변조기를 위한 루프 필터를 피드백 루프 구조로 형성하고;상기 피드백 루프 구조의 상기 루프 필터가 전체적으로 제1 단일 전달함수로 표현되도록 구성하고;상기 피드백 루프 구조의 상기 루프 필터를 피드포워드 루프 구조로 치환하고;상기 치환된 피드포워드 루프 구조의 상기 루프 필터가 전체적으로 제2 단일 전달함수로 표현되도록 구성하는 루프 필터 구현 방법
|
| 6 |
6
제5항에 있어서, 상기 피드백 루프 구조의 형성은 상기 제1 단일 전달 함수의 구현을 통해 루프 필터의 안티 앨리어싱 필터링 특성을 강화하는 루프 필터 구현 방법
|
| 7 |
7
제5항에 있어서, 상기 피드포워드 루프 구조의 치환은 상기 제2 단일 전달 함수의 구현을 통해 루프 필터의 전력 소모 특성을 강화하는 루프 필터 구현 방법
|
| 8 |
8
입력단에 차례로 연결된 제3,1 저항들;반전 입력단에 일단이 연결된 제2 저항;상기 제1 저항의 타단과 출력단 사이에 차례로 연결된 제1,2 커패시터들;상기 제1 저항의 타단과 상기 출력단 사이에 연결된 제3 커패시터; 상기 제2 저항의 타단과 반전 출력단 사이에 연결된 제4 커패시터; 및 상기 제3 저항의 타단에 반전단이 연결되고 접지에 비반전단이 연결되어 상기 출력단으로 연산증폭 응답을 출력하는 연산증폭기를 포함하는 무선통신 시스템에서의 데이터 변환기를 위한 루프 필터
|
| 9 |
9
제8항에 있어서, 상기 제2 저항의 일단과 상기 입력단 사이, 그리고 상기 제4 커패시터와 상기 출력단 사이에는 차동 회로 구현 시의 반대편 출력 신호가 인가되는 무선통신 시스템에서의 데이터 변환기를 위한 루프 필터
|
| 10 |
10
제8항에 있어서, 상기 제1 저항과 상기 제1 커패시터의 직렬 연결은 (SC1R1+1)/SC1의 임피던스를 형성함에 의해 3차의 전달함수를 구현하는 무선통신 시스템에서의 데이터 변환기를 위한 루프 필터
|
| 11 |
11
제8항에 있어서, 루프 필터는 다음의 공진 조건,을 만족하는 무선통신 시스템에서의 데이터 변환기를 위한 루프 필터
|
| 12 |
12
3차 연속 시간 시그마 델타 변조기를 위한 루프 필터를 적어도 3개의 연산증폭기 및 커패시터들을 이용하여 피드백 루프 구조로 형성하고;상기 피드백 루프 구조의 상기 루프 필터가 전체적으로 제1 단일 전달함수로 표현되도록 형성하고;상기 피드백 루프 구조의 상기 루프 필터를 피드포워드 루프 구조로 치환하고;상기 치환된 피드포워드 루프 구조의 상기 루프 필터가 전체적으로 제2 단일 전달함수로 표현되도록 하나의 연산증폭기를 이용하여 형성하는 루프 필터 구현 방법
|
| 13 |
13
제12항에 있어서, 상기 제1 단일 전달 함수와 상기 제2 단일 전달 함수는 서로 다른 계수를 가지나 동일한 형태로 표현되는 루프 필터 구현 방법
|
| 14 |
14
제12항에 있어서, 상기 루프 필터는 델타 시그마 변조기에 적용되는 적분기 회로인 루프 필터 구현 방법
|
