| 1 |
1
섬유로 이루어진 기판의 상부에 평탄화 층을 형성하는 단계;상기 평탄화 층 위에 소스 전극 및 드레인 전극을 형성하는 단계;상기 소스 전극 및 드레인 전극이 형성된 상기 평탄화 층의 상부에 반도체 층을 형성하는 단계;상기 반도체 층의 상부에 게이트 절연체 층을 형성하는 단계; 및상기 소스 전극 및 드레인 전극 사이의 채널 영역에 대응되는 상기 게이트 절연체 층 위의 위치에 게이트 전극을 형성하는 단계를 포함하는 섬유 일체형 탑 게이트 구조의 박막 트랜지스터의 제조방법
|
| 2 |
2
제1항에 있어서,상기 소스 전극 및 드레인 전극을 형성하는 단계는,진공증착패턴 형성방법과 전기화학적 반응에 의한 표면 도포법 중 적어도 어느 하나의 방법에 의해 상기 소스 전극 및 드레인 전극을 형성하는 것을 특징으로 하는 섬유 일체형 탑 게이트 구조의 박막 트랜지스터의 제조방법
|
| 3 |
3
제1항에 있어서,상기 소스 전극 및 드레인 전극을 형성하는 단계는,화학적기상증착법(CVD)에 의한 이동 및 에칭 방법과 잉크나 페이스트 제조를 통한 인쇄 및 코팅 방법 중 적어도 어느 하나의 방법에 의해 상기 소스 전극 및 드레인 전극을 형성하는 것을 특징으로 하는 섬유 일체형 탑 게이트 구조의 박막 트랜지스터의 제조방법
|
| 4 |
4
제1항에 있어서,상기 반도체 층을 형성하는 단계는,물리적 증착방법과 전구체로부터 열이나 빛을 이용해 소성 가능한 용액 공정법, 반도체 잉크 제조를 통한 인쇄 또는 코팅 방법 중 적어도 어느 하나의 방법에 의해 상기 반도체 층을 형성하는 것을 특징으로 하는 섬유 일체형 탑 게이트 구조의 박막 트랜지스터의 제조방법
|
| 5 |
5
제1항에 있어서,상기 게이트 전극을 형성하는 단계는,쉐도우 마스크를 이용한 진공증착방법, 선택적 영역의 전기화학적 증착방법 또는 인쇄 코팅 방법 중 적어도 어느 하나의 방법에 의해 상기 게이트 전극을 형성하는 것을 특징으로 하는 섬유 일체형 탑 게이트 구조의 박막 트랜지스터의 제조방법
|
| 6 |
6
섬유로 이루어진 기판;상기 기판의 상부에 형성된 평탄화 층;상기 평탄화 층 위에 형성된 소스 전극 및 드레인 전극;상기 소스 전극 및 드레인 전극이 형성된 상기 평탄화 층의 상부에 형성된 반도체 층;상기 반도체 층의 상부에 형성된 게이트 절연체 층;상기 소스 전극 및 드레인 전극 사이의 채널 영역에 대응되는 상기 게이트 절연체 층 위의 위치에 형성된 게이트 전극을 포함하는 섬유 일체형 탑 게이트 구조의 박막 트랜지스터
|
| 7 |
7
제6항에 있어서,상기 반도체 층은 고분자 또는 단분자 기반의 유기물 반도체, 금속산화물 반도체, 탄소나노소재 반도체 또는 이들의 혼합물을 상기 소스 전극 및 드레인 전극이 형성된 상기 평탄화 층의 상부에 도포하여 형성되는 것을 특징으로 하는 섬유 일체형 탑 게이트 구조의 박막 트랜지스터
|
| 8 |
8
제6항에 있어서,상기 평탄화 층은 경화성 고분자 수지, 열가소성 수지 또는 이들의 혼합물을 상기 기판의 상부에 도포하여 형성되는 것을 특징으로 하는 섬유 일체형 탑 게이트 구조의 박막 트랜지스터
|
| 9 |
9
제6항에 있어서,상기 게이트 절연체 층은 고분자 절연체, 금속산화물 또는 이들의 혼합물을 상기 반도체 층의 상부에 도포하여 형성되는 것을 특징으로 하는 섬유 일체형 탑 게이트 구조의 박막 트랜지스터
|
| 10 |
10
제6항에 있어서,상기 게이트 절연체 층은 직교성 용매를 포함하여 형성되는 것을 특징으로 하는 섬유 일체형 탑 게이트 구조의 박막 트랜지스터
|
| 11 |
11
제6항에 있어서,상기 게이트 절연체 층을 통과하여 소스 전극 및 드레인 전극 위에 형성된 소스 접점 및 드레인 접점을 더 포함하며,상기 소스 접점은 상기 평탄화 층 위에 형성된 상기 소스 전극에 연결되고, 상기 드레인 접점은 상기 평탄화 층 위에 형성된 상기 드레인 전극에 연결되는 것을 특징으로 하는 섬유 일체형 탑 게이트 구조의 박막 트랜지스터
|
| 12 |
12
섬유로 이루어진 기판;상기 기판의 상부에 형성된 평탄화 층;상기 평탄화 층 위에 각각 이격되어 형성된 제1전극, 제2전극 및 제3전극;일단은 상기 제1전극에 접하고 타단은 상기 제2전극에 접하도록 상기 평탄화 층 위에 형성된 P형 반도체 층;일단은 상기 제2전극에 접하고 타단은 상기 제3전극에 접하도록 상기 평탄화 층 위에 형성된 N형 반도체 층;상기 P형 반도체 층과 상기 N형 반도체 층이 형성된 상기 평탄화 층의 상부에 형성된 게이트 절연체 층;상기 제1전극과 상기 제2전극 사이의 영역과 상기 제2전극과 상기 제3전극 사이의 영역에 대응되는 상기 게이트 절연체 층 위의 위치에 형성된 게이트 전극을 포함하는 섬유 일체형 탑 게이트 구조의 박막 트랜지스터
|
| 13 |
13
제12항에 있어서,상기 섬유 일체형 탑 게이트 구조의 박막 트랜지스터는,상기 제3전극에 전원이 인가되고, 상기 제1전극이 접지될 때, 상기 게이트 전극에 입력전압이 입력되면, 상기 제2전극에서 출력전압이 출력되는 상보성 인버터 회로로 동작하는 것을 특징으로 하는 섬유 일체형 탑 게이트 구조의 박막 트랜지스터
|
| 14 |
14
제12항에 있어서,상기 P형 반도체 층은 고분자 또는 단분자 기반의 유기물 반도체, 금속산화물 반도체, 탄소나노소재 반도체 또는 이들의 혼합물을 상기 평탄화 층 위의 상기 제1전극과 상기 제2전극 사이의 영역에 대응되는 위치에 도포하여 형성되는 것을 특징으로 하는 섬유 일체형 탑 게이트 구조의 박막 트랜지스터
|
| 15 |
15
제12항에 있어서,상기 N형 반도체 층은 고분자 또는 단분자 기반의 유기물 반도체, 금속산화물 반도체, 탄소나노소재 반도체 또는 이들의 혼합물을 상기 평탄화 층 위의 상기 제2 전극과 상기 제3 전극 사이의 영역에 대응되는 위치에 도포하여 형성되는 것을 특징으로 하는 섬유 일체형 탑 게이트 구조의 박막 트랜지스터
|
| 16 |
16
제12항에 있어서,상기 평탄화 층은 경화성 고분자 수지, 열가소성 수지 또는 이들의 혼합물을 상기 기판의 상부에 도포하여 형성되는 것을 특징으로 하는 섬유 일체형 탑 게이트 구조의 박막 트랜지스터
|
| 17 |
17
제12항에 있어서,상기 게이트 절연체 층은 고분자 절연체, 금속산화물 또는 이들의 혼합물을 상기 반도체 층의 상부에 도포하여 형성되는 것을 특징으로 하는 섬유 일체형 탑 게이트 구조의 박막 트랜지스터
|
| 18 |
18
제12항에 있어서,상기 게이트 절연체 층은 직교성 용매를 포함하여 형성되는 것을 특징으로 하는 섬유 일체형 탑 게이트 구조의 박막 트랜지스터
|
| 19 |
19
제12항에 있어서,상기 게이트 절연체 층 위에 형성된 제1접점, 제2접점 및 제3접점을 더 포함하며,상기 제1접점은 상기 평탄화 층 위에 형성된 상기 제1전극에 연결되고, 상기 제2접점은 상기 평탄화 층 위에 형성된 상기 제2전극에 연결되고, 상기 제3접점은 상기 평탄화 층 위에 형성된 상기 제3전극에 연결되는 것을 특징으로 하는 섬유 일체형 탑 게이트 구조의 박막 트랜지스터
|
