| 1 |
1
방사능 환경에서, 대기 모드 및 활성 모드로 구분하여 동작하는 정적 램(SRAM, static random access memory)의 대기 전력을 제어하는 장치에 있어서, 방사능 영향을 포함하는 환경 변수가 적용된 정적 램의 각 노드에 대한 대기 모드에서의 비트 에러 레이트(BER, bit error rate)를 획득하는 제1 획득부;상기 비트 에러 레이트를 참조하여 상기 정적 램의 각 노드에 대한 대기 모드에서의 최적화된 스크러빙 레이트(scrubbing rate)를 획득하는 제2 획득부; 및상기 최적화된 스크러빙 레이트에 대응하는 스크러빙 전력과 누설 전류에 대응하는 누설 전력의 합의로 정의되는 대기 전력의 최소값을 결정하고, 상기 대기 전력의 최소값에 기초하여 상기 정적 램의 각 노드를 제어하는 제어부를 포함하는 방사능 환경에서 정적 램의 대기 전력을 제어하는 전력제어 장치
|
| 2 |
2
제1항에 있어서,상기 제1 획득부는몬테 카를로 시뮬레이션 모델링을 적용하여 상기 방사능 영향을 포함하는 상기 각 노드에 대한 상기 비트 에러 레이트를 획득하는방사능 환경에서 정적 램의 대기 전력을 제어하는 전력제어 장치
|
| 3 |
3
삭제
|
| 4 |
4
제2항에 있어서,상기 제1 획득부는, 몬테 카를로 시뮬레이션 모델링이 적용된 하기 수식 4에 기초하여 업셋 레이트를 계산하고, 상기 업셋 레이트를 상기 환경 변수에 적용하고, [수식 4]여기서, 는 하나의 충돌에 대한 업셋 확률(upset probability)이고, 은 특정 메모리 비트-셀의 유닛 당 입자 충돌 수이고, 하기 수식 5에 기초하여 메모리 비트-셀의 유닛 당 입자 충돌 수를 계산하고, 상기 입자 충돌 수에 기초하여 상기 방사능 영향을 포함하는 환경 변수를 획득하는, [수식 5]여기서, 은 유닛 면적 당 입자 충돌 수이고, 은 메모리 비트-셀의 면적인, 방사능 환경에서 정적 램의 대기 전력을 제어하는 전력제어 장치
|
| 5 |
5
제2항에 있어서,상기 제1 획득부는상기 각 노드에 대한 상기 누설 전류, 상기 방사능 및 온도를 획득하는방사능 환경에서 정적 램의 대기 전력을 제어하는 전력제어 장치
|
| 6 |
6
제1항에 있어서,상기 제1 획득부는실리콘 측정(silicon measurement) 및 몬테 카를로 시뮬레이션(monte carlo simulation) 중 적어 하나의 선정된 모델링을 적용하여 상기 각 노드에 대한 상기 비트 에러 레이트를 획득하는방사능 환경에서 정적 램의 대기 전력을 제어하는 전력제어 장치
|
| 7 |
7
제1항에 있어서,상기 제어부는상기 스크러빙 레이트의 역수인 스크러빙 주기(scrubbing period), 캐시 용량(cache capacity), 리드 에너지(read energy), 라이트 에너지(write energy), 리드 접근 에너지(read access energy) 및 라이트 접근 에너지(write access energy)를 이용하여 상기 각 노드에게 공급되는 상기 스크러빙 전력이 결정되도록 제어하는방사능 환경에서 정적 램의 대기 전력을 제어하는 전력제어 장치
|
| 8 |
8
제1항에 있어서,상기 제어부는상기 결정된 대기 전력의 최소값을 참조하여 상기 정적 램의 각 노드에 대한 공급 전압이 동적으로 스케일링되도록 제어하는방사능 환경에서 정적 램의 대기 전력을 제어하는 전력제어 장치
|
| 9 |
9
삭제
|
| 10 |
10
방사능 환경에서, 대기 모드 및 활성 모드로 구분하여 동작하는 정적 램(SRAM, static random access memory)의 상기 대기 모드 시 상기 정적 램에 공급되는 대기 전력을 제어하는 방법에 있어서, 방사능 영향을 포함하는 환경 변수가 적용된 정적 램의 각 노드에 대한 대기 모드에서의 비트 에러 레이트를 획득하는 단계;상기 비트 에러 레이트를 참조하여 상기 정적 램의 각 노드에 대한 대기 모드에서의 최적화된 스크러빙 레이트를 획득하는 단계; 및상기 최적화된 스크러빙 레이트에 대응하는 스크러빙 전력과 누설 전류에 대응하는 누설 전력의 합으로 정의되는 대기 전력의 최소값을 결정하고, 상기 대기 전력의 최소값에 기초하여 상기 정적 램의 각 노드를 제어하는 단계를 포함하는 방사능 환경에서 정적 램의 대기 전력을 제어하는 전력제어 방법
|
| 11 |
11
제10항에 있어서,상기 비트 에러 레이트를 획득하는 상기 단계는몬테 카를로 시뮬레이션 모델링을 적용하여 상기 방사능 영향을 포함하는 상기 각 노드에 대한 상기 비트 에러 레이트를 획득하는 것을 특징으로 하는방사능 환경에서 정적 램의 대기 전력을 제어하는 전력제어 방법
|
| 12 |
12
삭제
|
| 13 |
13
제11항에 있어서,상기 비트 에러 레이트를 획득하는 상기 단계는몬테 카를로 시뮬레이션 모델링이 적용된 하기 수식 4에 기초하여 업셋 레이트를 계산하고, 상기 업셋 레이트를 상기 환경 변수에 적용하고, [수식 4]여기서, 는 하나의 충돌에 대한 업셋 확률(upset probability)이고, 은 특정 메모리 비트-셀의 유닛 당 입자 충돌 수이고, 하기 수식 5에 기초하여 메모리 비트-셀의 유닛 당 입자 충돌 수를 계산하고, 상기 입자 충돌 수에 기초하여 상기 방사능 영향을 포함하는 환경 변수를 획득하는, [수식 5]여기서, 은 유닛 면적 당 입자 충돌 수이고, 은 메모리 비트-셀의 면적인,방사능 환경에서 정적 램의 대기 전력을 제어하는 전력제어 방법
|
| 14 |
14
제10항에 있어서,상기 정적 램의 각 노드를 제어하는 상기 단계는상기 스크러빙 레이트의 역수인 스크러빙 주기, 캐시 용량, 리드 에너지, 라이트 에너지, 리드 접근 에너지 및 라이트 접근 에너지를 이용하여 상기 각 노드에게 공급되는 상기 스크러빙 전력이 결정되도록 제어하는방사능 환경에서 정적 램의 대기 전력을 제어하는 전력제어 방법
|
| 15 |
15
삭제
|
