| 1 |
1
제 1 데이터 송수신 회로; 제 2 데이터 송수신 회로; 및 상기 제 1 데이터 송수신 회로와 상기 제 2 데이터 송수신 회로 사이를 연결하는 다수의 채널을 포함하되,상기 제 1 데이터 송수신 회로는 상기 다수의 채널로 데이터를 송신하는 송신 지연부; 상기 다수의 채널로부터 데이터를 수신하는 수신 지연부; 및 상기 다수의 채널을 통해 수신되는 기준 클록 신호의 위상 정보에 따라 상기 송신 지연부와 상기 수신 지연부의 지연량을 제어하는 디스큐 제어부를 포함하고,상기 제 2 데이터 송수신 회로는 상기 디스큐 제어부의 제어에 따라 상기 기준 클록 신호가 상기 다수의 채널을 통해 상기 제 1 데이터 송수신 회로에 제공되도록 하는 다수의 스위치를 포함하는 반도체 장치
|
| 2 |
2
청구항 1에 있어서, 상기 디스큐 제어부는 상기 수신 지연부의 지연량을 조정한 후 상기 송신 지연부의 지연량을 조정하는 반도체 장치
|
| 3 |
3
청구항 2에 있어서, 상기 디스큐 제어부는 상기 다수의 채널을 통해 상기 제 2 데이터 송수신 회로에서 수신된 상기 기준 클록 신호들 중 어느 한 신호의 위상을 기준으로 나머지 신호의 위상이 정렬되도록 상기 수신 지연부의 지연량을 조정하는 반도체 장치
|
| 4 |
4
삭제
|
| 5 |
5
청구항 1에 있어서, 상기 제 2 데이터 송수신 회로는 상기 기준 클록 신호를 생성하는 기준 클록 생성부를 더 포함하는 반도체 장치
|
| 6 |
6
청구항 1에 있어서, 상기 제 2 데이터 송수신 회로는 상기 다수의 채널 중 클록 채널을 통해 상기 제 1 데이터 송수신 회로로부터 전송된 상기 기준 클록 신호를 수신하는 반도체 장치
|
| 7 |
7
청구항 2에 있어서, 상기 디스큐 제어부는 상기 제 1 데이터 송수신 회로에서 상기 다수의 채널 중 제 1 그룹의 채널을 통해 전송한 상기 기준 클록 신호를 상기 다수의 채널 중 제 2 그룹의 채널을 통해 수신하도록 상기 제 2 데이터 송수신 회로를 제어하고, 상기 제 1 데이터 송수신 회로에서 상기 제 2 그룹의 채널을 통해 전송한 상기 기준 클록 신호를 상기 제 1 그룹의 채널을 통해 수신하도록 상기 제 2 데이터 송수신 회로를 제어하는 반도체 장치
|
| 8 |
8
청구항 7에 있어서, 상기 디스큐 제어부는 상기 제 1 그룹의 채널로부터 수신한 상기 기준 클록 신호와 상기 제 2 그룹의 채널로부터 수신한 상기 기준 클록 신호 중 어느 한 신호에 따라 나머지 신호의 위상이 정렬되도록 상기 송신 지연부의 지연량을 조정하는 반도체 장치
|
| 9 |
9
청구항 7에 있어서, 상기 제 1 데이터 송수신 회로는 상기 디스큐 제어부의 제어에 따라 상기 기준 클록 신호를 상기 제 1 그룹의 채널들에 공통으로 제공하는 제 1 스위치들과 상기 디스큐 제어부의 제어에 따라 상기 기준 클록 신호를 상기 제 2 그룹의 채널들에 공통으로 제공하는 제 2 스위치들을 포함하고, 상기 제 2 데이터 송수신 회로는 상기 디스큐 제어부의 제어에 따라 상기 제 1 그룹의 채널들로부터 수신한 신호를 상기 제 2 그룹의 채널들로 제공하고, 상기 디스큐 제어부의 제어에 따라 상기 제 2 그룹의 채널들로부터 수신한 신호를 상기 제 1 그룹의 채널들로 제공하도록 경로를 설정하는 다수의 제 3 스위치들을 포함하는 반도체 장치
|
| 10 |
10
로직 다이 및 상기 로직 다이와 수직으로 적층된 다수의 셀 다이를 포함하고 상기 로직 다이 및 상기 다수의 셀 다이를 연결하는 다수의 관통 전극을 포함하는 반도체 장치에서,상기 로직 다이는 상기 다수의 관통 전극 중 데이터 관통 전극에 데이터를 송신하는 송신 지연부; 상기 다수의 관통 전극 중 쓰기 데이터 스트로브 신호(WDQS) 관통 전극에 WDQS 신호를 송신하는 WDQS 송신 지연부; 상기 데이터 관통 전극으로부터 데이터를 수신하는 수신 지연부; 상기 다수의 관통 전극 중 읽기 데이터 스트로브 신호(RDQS) 관통 전극에서 RDQS 신호를 수신하는 RDQS 수신 지연부 및 상기 다수의 관통 전극을 통해 수신되는 기준 클록 신호의 위상 정보에 따라 상기 송신 지연부, 상기 수신 지연부, 상기 WDQS 송신 지연부, 상기 RDQS 수신 지연부의 지연량을 제어하는 디스큐 제어부를 포함하되,상기 셀 다이는 상기 디스큐 제어부의 제어에 따라 상기 기준 클록 신호가 상기 다수의 데이터 관통 전극 및 상기 RDQS 관통 전극을 통해 상기 로직 다이로 제공되도록 동작하는 다수의 스위치를 포함하는 반도체 장치
|
| 11 |
11
청구항 10에 있어서, 상기 디스큐 제어부는 상기 수신 지연부 및 상기 RDQS 수신 지연부의 지연량을 조정한 후 상기 송신 지연부 및 상기 WDQS 송신 지연부의 지연량을 조정하는 반도체 장치
|
| 12 |
12
청구항 11에 있어서, 상기 디스큐 제어부는 상기 다수의 데이터 관통 전극과 상기 RDQS 관통 전극을 통해 수신되는 상기 기준 클록 신호들 중 어느 한 신호의 위상을 기준으로 나머지 신호의 위상이 정렬되도록 상기 수신 지연부 및 상기 RDQS 수신 지연부의 지연량을 조정하는 반도체 장치
|
| 13 |
13
삭제
|
| 14 |
14
청구항 11에 있어서, 상기 디스큐 제어부는 상기 로직 다이에서 상기 다수의 데이터 관통 전극 중 제 1 그룹의 관통 전극을 통해 전송한 상기 기준 클록 신호를 상기 다수의 데이터 관통 전극 중 제 2 그룹의 관통 전극을 통해 수신하도록 상기 셀 다이를 제어하고, 상기 로직 다이에서 상기 제 2 그룹의 관통 전극을 통해 전송한 상기 기준 클록 신호를 상기 제 1 그룹의 관통 전극을 통해 수신하도록 상기 셀 다이를 제어하고, 상기 로직 다이에서 상기 WDQS 관통 전극을 통해 전송한 상기 기준 클록 신호를 상기 RDQS 관통 전극을 통해 수신하도록 상기 셀 다이를 제어하는 반도체 장치
|
| 15 |
15
청구항 14에 있어서, 상기 디스큐 제어부는 상기 제 1 그룹의 관통 전극으로부터 수신한 상기 기준 클록 신호와 상기 제 2 그룹의 관통 전극으로부터 수신한 상기 기준 클록 신호와 상기 RDQS 관통 전극으로부터 수신한 상기 기준 클록 신호 중 어느 한 신호에 따라 나머지 신호의 위상이 정렬되도록 상기 송신 지연부 및 상기 WDQS 송신 지연부의 지연량을 조정하는 반도체 장치
|
| 16 |
16
청구항 15에 있어서, 상기 로직 다이는 상기 디스큐 제어부의 제어에 따라 상기 기준 클록 신호를 상기 제 1 그룹의 관통 전극에 공통 제공하는 제 1 스위치들과 상기 디스큐 제어부의 제어에 따라 상기 기준 클록 신호를 상기 제 2 그룹의 관통 전극에 공통 제공하는 제 2 스위치들과 상기 기준 클록 신호를 상기 WDQS 관통 전극에 제공하는 제 4 스위치를 포함하고, 상기 셀 다이는 상기 디스큐 제어부의 제어에 따라 상기 제 1 그룹의 관통 전극으로부터 수신한 신호를 상기 제 2 그룹의 관통 전극에 제공하고, 상기 디스큐 제어부의 제어에 따라 상기 제 2 그룹의 관통 전극으로부터 수신한 신호를 상기 제 1 그룹의 관통 전극으로 제공하고 상기 WDQS 관통 전극으로부터 수신한 신호를 상기 RDQS 관통 전극에 제공하도록 경로를 설정하는 다수의 제 3 스위치들을 포함하는 반도체 장치
|
