맞춤기술찾기

이전대상기술

전계 강화 터널 전계 효과 트랜지스터(FIELD ENHANCED TUNNEL FIELD-EFFECT TRANSISTOR)

  • 기술번호 : KST2016018442
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 추가적인 전계를 이용하여 터널 전계 효과 트랜지스터의 구동 전류를 증가시킬 수 있고 서브-스레숄드 슬로프를 개선할 수 있는 전계 강화 터널 전계 효과 트랜지스터에 관한 것이다.제1 게이트 전극; 상기 제1 게이트의 일측에 구비되는 제2 게이트 전극; 상기 제1 게이트 전극과 상기 제2 게이트 전극의 사이에 구비되는 채널 영역; 상기 채널 영역의 하부 및 상기 제1 게이트 전극과 상기 제2 게이트 전극의 사이에 구비되며, 상기 제1 게이트 전극 및 상기 제2 게이트 전극의 하부까지 연장되는 소스 영역; 상기 채널 영역의 상부에 구비되는 드레인 영역; 상기 채널 영역의 노출된 부분과, 상기 제1 게이트 전극 및 상기 제2 게이트 전극의 전면 및 후면과, 상기 제1 게이트 전극과 상기 제2 게이트 전극 사이에 구비된 상기 소스 영역의 노출된 부분을 도포하는 전계 강화막; 및 상기 채널 영역과 상기 제1 게이트 전극 및 상기 제2 게이트 전극의 경계면 및 상기 소스 영역과 상기 제1 게이트 전극 및 상기 제2 게이트 전극의 경계면에 구비되는 게이트 절연막;을 포함하는 전계 강화 터널 전계 효과 트랜지스터가 제공된다.
Int. CL H01L 29/788 (2006.01) H01L 29/78 (2006.01) H01L 29/739 (2006.01) H01L 29/73 (2006.01) H01L 29/08 (2006.01)
CPC H01L 29/7883(2013.01) H01L 29/7883(2013.01) H01L 29/7883(2013.01) H01L 29/7883(2013.01) H01L 29/7883(2013.01)
출원번호/일자 1020150054211 (2015.04.17)
출원인 서울시립대학교 산학협력단
등록번호/일자
공개번호/일자 10-2016-0123711 (2016.10.26) 문서열기
공고번호/일자 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2015.04.17)
심사청구항수 17

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 서울시립대학교 산학협력단 대한민국 서울특별시 동대문구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 신창환 대한민국 서울특별시 동대문구
2 이현재 대한민국 서울특별시 동대문구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이창범 대한민국 서울특별시 서초구 서초대로**길 **,*층 (서초동, 헤라피스빌딩)(제이엠인터내셔널)
2 박준용 대한민국 서울특별시 강남구 강남대로**길 **(역삼동, 대우디오빌플러스) ***호(새론국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 서울시립대학교 산학협력단 대한민국 서울특별시 동대문구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2015.04.17 수리 (Accepted) 1-1-2015-0374392-19
2 의견제출통지서
Notification of reason for refusal
2016.07.11 발송처리완료 (Completion of Transmission) 9-5-2016-0501151-40
3 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2016.07.15 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2016-0687069-63
4 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2016.07.15 수리 (Accepted) 1-1-2016-0687068-17
5 출원인정보변경(경정)신고서
Notification of change of applicant's information
2017.01.17 수리 (Accepted) 4-1-2017-5009116-18
6 등록결정서
Decision to grant
2017.01.26 발송처리완료 (Completion of Transmission) 9-5-2017-0069842-03
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.09.10 수리 (Accepted) 4-1-2019-5191631-69
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
제1 게이트 전극;상기 제1 게이트의 일측에 구비되는 제2 게이트 전극;상기 제1 게이트 전극과 상기 제2 게이트 전극의 사이에 구비되는 채널 영역;상기 채널 영역의 하부 및 상기 제1 게이트 전극과 상기 제2 게이트 전극의 사이에 구비되며, 상기 제1 게이트 전극 및 상기 제2 게이트 전극의 하부까지 연장되는 소스 영역;상기 채널 영역의 상부에 상기 제1 게이트 전극 및 상기 제2 게이트 전극의 상면보다 높은 위치에 구비되는 드레인 영역;상기 드레인 영역을 제외한 부분인, 상기 채널 영역의 노출된 부분과, 상기 제1 게이트 전극 및 상기 제2 게이트 전극의 전면 및 후면과, 상기 제1 게이트 전극과 상기 제2 게이트 전극 사이에 구비된 상기 소스 영역의 노출된 부분을 도포하는 전계 강화막; 및상기 채널 영역과 상기 제1 게이트 전극 및 상기 제2 게이트 전극의 경계면 및 상기 소스 영역과 상기 제1 게이트 전극 및 상기 제2 게이트 전극의 경계면에 구비되는 게이트 절연막;을 포함하는 전계 강화 터널 전계 효과 트랜지스터
2 2
제1항에 있어서,상기 소스 영역은 상기 제1 게이트 전극 및 상기 제2 게이트 전극의 상기 하부의 양 측면까지 연장되어 배치되는 것인 전계 강화 터널 전계 효과 트랜지스터
3 3
제1항에 있어서,상기 게이트 절연막은 상기 드레인 영역 중 상기 제1 게이트 전극 및 상기 제2 게이트 전극과 대향하는 부분까지 연장되는 것인 전계 강화 터널 전계 효과 트랜지스터
4 4
제1항에 있어서,상기 소스 영역이 배치되는 기판;을 더 포함하는 전계 강화 터널 전계 효과 트랜지스터
5 5
제4항에 있어서,상기 기판은 실리콘(Si) 기판, 게르마늄(Ge) 기판, 실리콘 및 게르마늄의 화합물을 포함하는 기판, III-V족 화합물을 포함하는 기판, SOI(Silicon-on-insulator) 기판, GOI(Germanium-on-insulator) 기판 및 SGOI(Silicon-Germanium-on-insulator) 기판 중 어느 하나인 것인 전계 강화 터널 전계 효과 트랜지스터
6 6
제1항에 있어서,상기 제1 게이트 전극 및 상기 제2 게이트 전극 중 적어도 하나는 폴리실리콘, 몰리브덴(Mo), 니켈(Ni), 백금(Pt), 산화 루테늄(RuO2), 티타늄(Ti), 질화티타늄(TiN), 탄탈룸(Ta) 및 질화탄탈룸(TaN)을 포함하는 그룹으로부터 선택되는 물질을 포함하는 것인 전계 강화 터널 전계 효과 트랜지스터
7 7
제1항에 있어서,상기 소스 영역은 n-타입 불순물 및 p-타입 불순물 중 어느 하나로 도핑되고,상기 드레인 영역은 상기 n-타입 불순물 및 상기 p-타입 불순물 중 상기 소스 영역에 도핑된 불순물과는 다른 타입의 불순물로 도핑된 것인 전계 강화 터널 전계 효과 트랜지스터
8 8
제7항에 있어서, 상기 n-타입 불순물은 비소(As), 인(P), 비스무스(Bi) 및 안티몬(Sb) 중에서 적어도 하나를 포함하고,상기 n-타입 불순물의 도핑 농도는 1×1018/cm3 내지 1×1020/cm3인 것인 전계 강화 터널 전계 효과 트랜지스터
9 9
제7항에 있어서, 상기 p-타입 불순물은 알루미늄(Al), 붕소(B), 인듐(In) 및 갈륨(Ga) 중에서 적어도 하나를 포함하고,상기 p-타입 불순물의 도핑 농도는 1×1018/cm3 내지 1×1020/cm3인 것인 전계 강화 터널 전계 효과 트랜지스터
10 10
제1항에 있어서,상기 소스 영역은 게르마늄 및 실리콘 중 어느 하나를 포함하는 것이고,상기 드레인 영역은 상기 게르마늄 및 상기 실리콘 중 상기 소스 영역에 포함된 물질과 같거나 또는 다른 물질을 포함하는 것인 전계 강화 터널 전계 효과 트랜지스터
11 11
제10항에 있어서,상기 채널 영역은 상기 게르마늄 및 상기 실리콘 중 상기 드레인 영역에 포함된 물질을 포함하는 것인 전계 강화 터널 전계 효과 트랜지스터
12 12
제1항에 있어서,상기 채널 영역은 비소(As), 인(P), 비스무스(Bi), 안티몬(Sb), 알루미늄(Al), 붕소(B), 인듐(In), 갈륨(Ga) 중에서 적어도 하나를 포함하는 불순물로 도핑되고, 상기 불순물의 도핑 농도는 1×1015/cm3 내지 1×1016/cm3인 것인 전계 강화 터널 전계 효과 트랜지스터
13 13
제7항에 있어서,상기 제1 게이트 전극 및 상기 제2 게이트 전극 중 적어도 하나는 상기 n-타입 불순물 및 상기 p-타입 불순물 중 상기 드레인 영역에 도핑된 불순물과 동일한 타입의 불순물로 도핑된 폴리실리콘을 포함하는 것인 전계 강화 터널 전계 효과 트랜지스터
14 14
제13항에 있어서,상기 폴리실리콘에 도핑된 불순물의 도핑 농도는 1×1018/cm3 내지 1×1020/cm3인 것인 전계 강화 터널 전계 효과 트랜지스터
15 15
제1항에 있어서,상기 게이트 절연막은 SiO2, Si3N4, Al2O3, HfO2 및 ZrO2 중에서 적어도 어느 하나를 포함하는 것인 전계 강화 터널 전계 효과 트랜지스터
16 16
제1항에 있어서,상기 전계 강화막은 하이-k(high-k) 물질을 포함하는 것인 전계 강화 터널 전계 효과 트랜지스터
17 17
제1항에 있어서,상기 전계 강화막은 SiO2, Si3N4, HfO2, ZrO2, La2O3, Al2O3 및 TiO2 중에서 적어도 하나를 포함하는 것인 전계 강화 터널 전계 효과 트랜지스터
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 미래창조과학부 서울시립대학교 중견연구자지원 위상학적 절연체 및 강유전체를 이용한 10nm 이하급 CMOS Extension 기술 연구