| 1 |
1
스위치 커패시터 증폭기에 있어서,상기 증폭기의 증폭 이득을 결정하는 복수 개의 커패시터;상기 증폭기의 회로 토폴로지 상에서 시간 구간을 달리하여 상기 복수 개의 커패시터 각각의 위치를 바꾸어주는 적어도 하나의 스위칭 소자; 및상기 복수 개의 커패시터 각각의 상기 위치를 바꾸어 주도록 상기 스위칭 소자를 제어하는 제어부를 포함하고,상기 제어부는 상기 시간 구간을 제어하는 클락 신호를 생성하고, 상기 적어도 하나의 스위칭 소자는 상기 클락 신호에 따라 상기 복수 개의 커패시터 각각의 상기 회로 토폴로지 상에서 상대적인 연결 위치를 변경시키는 스위치 커패시터 증폭기
|
| 2 |
2
제1항에 있어서,상기 적어도 하나의 스위칭 소자 각각은 각각 제1 입력 단자 및 제2 입력 단자를 포함하고, 각각 상기 제1 입력 단자는 상기 증폭기의 출력 단자에 연결되고 상기 제2 입력 단자는 상기 증폭기의 입력 단자에 연결된 제1 노드에 연결되는 스위치 커패시터 증폭기
|
| 3 |
3
제2항에 있어서,상기 제어부는 상기 적어도 하나의 스위칭 소자 각각에 대응하는 적어도 하나의 클락 신호를 출력하고, 상기 적어도 하나의 스위칭 소자 각각은 상기 적어도 하나의 클락 신호에 따라 상기 제1 입력 단자의 온-오프 및 상기 제2 입력 단자의 온-오프를 결정하는 스위치 커패시터 증폭기
|
| 4 |
4
제1항에 있어서,상기 적어도 하나의 스위칭 소자는 멀티플렉서 소자인 스위치 커패시터 증폭기
|
| 5 |
5
제1항에 있어서,상기 증폭기의 출력 전압을 평활화 하여 상기 복수 개의 커패시터의 상기 위치가 바뀜으로써 발생하는 상기 증폭 이득의 변화를 보상하는 전압 평활화 소자를 더 포함하는 스위치 커패시터 증폭기
|
| 6 |
6
제1항에 있어서,상기 복수 개의 커패시터는 동일한 커패시턴스 값을 갖는 것을 특징으로 하는 스위치 커패시터 증폭기
|
| 7 |
7
삭제
|
| 8 |
8
제1항에 있어서,상기 제어부는 상기 복수 개의 커패시터의 개수 및 상기 증폭 이득에 따라 상기 클락 신호를 생성하는 스위치 커패시터 증폭기
|
| 9 |
9
스위치 커패시터 증폭기의 구동 방법에 있어서,제1 시간 구간 동안, 상기 증폭기의 증폭 이득을 결정하는 복수 개의 커패시터의 연결 위치를 제1 위치로 연결하여 상기 증폭 이득을 제1 값으로 설정하는 단계; 및상기 제1 시간 구간을 따르는 제2 시간 구간 동안, 상기 복수 개의 커패시터의 연결 위치를 상기 제1 위치와 상이한 제2 위치로 연결하여 상기 증폭 이득을 제2 값으로 설정하는 단계를 포함하고,상기 제2 위치는 상기 증폭기의 증폭 이득을 결정하는 회로 토폴로지 상에서 상기 제1 위치와 상이한 상대적인 연결 위치를 나타내는 방법
|
| 10 |
10
제9항에 있어서,상기 제1 값으로 설정하는 단계는 제1-1 부분 시간 구간 동안, 상기 증폭기의 출력 전압이 공통 모드 전압이 되는 리셋 단계 및 제1-2 부분 시간 구간 동안, 상기 증폭기의 출력 전압이 상기 제1 위치에 대응하는 제1 커패시턴스 비율에 따라 결정되는 상기 제1 값이 되는 증폭 단계를 포함하는 방법
|
| 11 |
11
제10항에 있어서,상기 제2 값으로 설정하는 단계에서 상기 제2 값은 상기 제2 위치에 대응하는 제2 커패시턴스 비율에 따라 결정되는 방법
|
| 12 |
12
제9항에 있어서,상기 제2 시간 구간을 따르는 제3 시간 구간 동안, 상기 제1 값 및 상기 제2 값을 평활화 하여 상기 증폭기의 출력 전압으로 출력하여 상기 증폭기의 평균 증폭 이득을 구현하는 평활화 단계를 더 포함하는 방법
|
