| 1 |
1
제1 방향으로 서로 중첩되어 적층되되, 상기 제1 방향과 교차하는 제2 방향의 일단부인 제1 측부에서 서로 연결된 적어도 n+1개(이때, n은 2 이상의 자연수) 이상의 커패시터 전극들을 포함하는 제1 그룹 전극;서로 마주하는 2개의 제1 그룹 전극의 커패시터 전극들 사이에 각각 배치되되, 상기 제1 측부와 상기 제2 방향으로 마주하는 제2 측부에서 서로 연결된 n개의 커패시터 전극들을 포함하는 제2 그룹 전극; 및상기 제1 그룹 전극과 상기 제2 그룹 전극이 마주하는 모든 이격 영역을 채우도록 형성된 유전층을 포함하되,상기 유전층은 상기 제1 그룹 전극과 상기 제2 그룹 전극을 구성하는 금속의 양극산화층이고,상기 제1 그룹 전극은제1 두께로 형성된 전극부와, 상기 제1 두께보다 두꺼운 제2 두께를 갖는 연결부를 포함하는 제1 커패시터 전극;상기 제1 커패시터 전극과 상기 제1 측부에서 상기 연결부를 통해 연결되고 상기 제1 커패시터 전극의 상부에 배치된 제2 커패시터 전극; 및상기 제1 커패시터 전극과 상기 제1 측부에서 상기 연결부를 통해 연결되고 상기 제1 커패시터 전극의 하부에 배치된 제3 커패시터 전극을 포함하며,상기 제1 커패시터 전극의 상기 전극부는 상기 제2 및 제3 커패시터 전극들과 중첩되도록 배치되고, 상기 연결부는 상기 제1 측부에 배치되는 것을 특징으로 하는,적층 커패시터
|
| 2 |
2
제1항에 있어서,상기 제2 그룹 전극은상기 제1 및 제2 커패시터 전극들 사이에 배치된 제4 커패시터 전극; 및상기 제1 및 제3 커패시터 전극 사이에 배치되며 상기 제4 커패시터 전극과 상기 제2 측부에서 연결된 제5 커패시터 전극을 포함하는 것을 특징으로 하는,적층 커패시터
|
| 3 |
3
제2항에 있어서,상기 제1 커패시터 전극의 상기 연결부가 제1 외부 단자와 연결되고,상기 제4 및 제5 커패시터 전극을 연결하는 부분이 제2 외부 단자와 연결되는 것을 특징으로 하는,적층 커패시터
|
| 4 |
4
제1항에 있어서,상기 유전층은상기 제1 측부에서는 상기 제1 그룹 전극에 의해 커버되고, 상기 제2 측부에서는 외부로 노출되는 것을 특징으로 하는,적층 커패시터
|
| 5 |
5
제1항에 있어서,상기 제1 및 제2 그룹 전극들은 알루미늄을 포함하고,상기 유전층은 산화알루미늄을 포함하는 것을 특징으로 하는,적층 커패시터
|
| 6 |
6
제1 측부의 제1 금속층은 보호된 상태에서 상기 제1 금속층을 양극산화하여, 제1 커패시터 전극과, 상기 제1 커패시터 전극의 양면 각각과 상기 제1 측부의 반대측인 제2 측부의 상기 제1 커패시터 전극을 커버하는 제1 서브 유전층을 형성하되, 상기 제1 커패시터 전극에서 상기 제1 측부의 보호된 제1 금속층이 연결부가 되고 상기 제1 금속층이 양극산화되어 잔류하는 부분이 전극부가 되어 상기 전극부가 상기 제1 서브 유전층에 의해 둘러싸이도록 상기 제1 커패시터 전극과 상기 제1 서브 유전층을 형성하는 단계;상기 제1 서브 유전층 상에, 상기 제1 측부의 상기 제1 커패시터 전극의 상기 연결부는 노출되도록 제2 금속층을 형성하는 단계;상기 제2 측부의 상기 제2 금속층을 보호한 상태에서 상기 제2 금속층의 일부를 양극산화하여, 상기 제1 커패시터 전극의 양면에 각각 배치되되 상기 제2 금속층의 노출된 표면을 따라 형성된 제2 서브 유전층과, 상기 제2 서브 유전층과 상기 제1 서브 유전층 사이에 배치되어 서로 연결된 제4 커패시터 전극 및 제5 커패시터 전극을 형성하는 단계; 및상기 제1 측부의 상기 제1 커패시터 전극의 상기 연결부와 연결되고 상기 제2 서브 유전층의 노출된 표면을 따라 배치된 제2 커패시터 전극 및 제3 커패시터 전극을 형성하는 단계를 포함하는,적층 커패시터의 제조 방법
|
| 7 |
7
제6항에 있어서,상기 제4 커패시터 전극 및 제5 커패시터 전극을 형성하는 단계는상기 제2 서브 유전층의 일부가 상기 제1 서브 유전층과 연결되고,상기 제2 측부에서 상기 제4 및 제5 커패시터 전극들을 연결하는 부분과 상기 제2 서브 유전층이 외부로 노출되는 것을 특징으로 하는,적층 커패시터의 제조 방법
|
| 8 |
8
제6항에 있어서,상기 제2 및 제3 커패시터 전극들을 형성하는 단계에서,상기 제2 및 제3 커패시터 전극들은 상기 제1 측부에서 상기 제1 커패시터 전극과 연결되고 상기 제1 측부의 제2 서브 유전층을 감싸도록 형성되는 것을 특징으로 하는,적층 커패시터의 제조 방법
|
| 9 |
9
제6항에 있어서,상기 제2 금속층을 형성하는 단계는상기 제1 측부의 상기 제1 커패시터 전극의 상부 및 하부 각각에 마스크를 형성하는 단계;상기 마스크가 배치된 상태에서 상기 제1 커패시터 전극의 제1 면 상에 배치된 상기 제1 서브 유전층 상에 알루미늄을 스퍼터링하는 단계; 및상기 마스크가 배치된 상태에서 상기 제1 커패시터 전극의 제2 면 상에 배치된 상기 제1 서브 유전층 상에 알루미늄을 스퍼터링하는 단계를 포함하는 것을 특징으로 하는,적층 커패시터의 제조 방법
|
| 10 |
10
제6항에 있어서,상기 제4 커패시터 전극과 제5 커패시터 전극을 형성하는 단계는상기 제2 측부의 상기 제2 금속층 상에 마스크를 배치시키는 단계; 및상기 마스크가 배치된 상태에서 상기 제2 금속층을 양극산화시키는 단계를 포함하는 것을 특징으로 하는,적층 커패시터의 제조 방법
|
