| 1 |
1
서로 대향 배치되며, 전류를 공급 받아 정공 및 전자를 각각 공급하는 소스 및 드레인 전극;상기 소스 및 드레인 전극 사이에 위치하며, 공급된 정공 및 전자로 전자-정공 여기자를 생성하고 발광하는 유기 발광층;상기 소스 및 드레인 전극으로 이루어진 군으로부터 선택되는 어느 하나의 상대전극 외부 표면에 순차적으로 형성된 절연막 및 제 3 게이트 전극을 포함하며,상기 절연막은 상기 제 3 게이트 전극과 소스 또는 드레인 전극사이의 전류의 흐름을 절연하여 통제하되, 상기 상대전극은 저차원 전자 구조의 전도성 전극막으로 구성되고, 자체 고유의 디락 포인트 에너지(Dirac point energy)를 물리 화학적으로 선처리하여 미리 조절한 것을 특징으로 하며, 상기 제 3 게이트 전극에는 상기 상대전극과 상대전극 주변의 유기 발광층 사이의 쇼트키 배리어 에너지 준위차를 조절하기 위한 전위가 인가되어, 전하 주입, 전류 흐름, 발광 휘도, 또는 발광 효율을 증대하는 역할이 수행되도록 하는 것을 특징으로 하는 종형 유기 전계발광 트랜지스터 소자
|
| 2 |
2
제1항에 있어서, 상기 절연막 및 제 3 게이트 전극과 인접한 소스 또는 드레인 전극은, 저차원 전자구조의 전도성 박막으로 형성되며, 그 두께는 0
|
| 3 |
3
제1항에 있어서, 상기 제 3 게이트 전극 및 절연막은 상기 소스 전극 외부 표면에 형성되고, 상기 제 3 게이트 전극, 절연막 및 소스 전극은, 가시광 투과도가 50 % 이상인 재료로 이루어진 것인, 종형 유기 전계발광 트랜지스터 소자
|
| 4 |
4
제1항에 있어서, 상기 유기 발광층은 정공주입층, 정공수송층 및 전자주입층을 포함하는 것을 특징으로 하는 종형 유기 전계발광 트랜지스터 소자
|
| 5 |
5
제1항에 있어서, 제 3 게이트 전극의 위치가 드레인보다 소스 전극에 더 가까울 경우, 제3 전극에 마이너스의 전위를 인가하고, 제 3 전극의 위치가 소스보다 드레인 전극에 더 가까울 경우, 제 3 게이트 전극에 플러스의 전위를 인가하는 것을 특징으로 하는 종형 유기 전계발광 트랜지스터 소자
|
| 6 |
6
제1항에 있어서, 상기 소스 및 드레인 전극은 저차원 전자구조의 그래핀 (graphene), 환원 그래핀 (reduced graphene), 다충층 그래핀, 탄소나노튜브 (carbone nanotube), 나노튜브 네트워크 (network), 폴리아닐린과 같은 전도성 고분자, 전도성 유기 단분자, 전도성 올리고머 등의 전도성 유기재료, 또는 전도성 무기재료, 금속 나노 와이어, 전도성 나노입자 및 나노 와이어, 또는 그 복합체물 또는 그 적층물 등을 포함하는 것을 특징으로 하는 종형 유기 전계발광 트랜지스터 소자
|
| 7 |
7
제1항에 있어서, 물리 화학적 선처리 과정은, UV/Ozone 처리, 상압/저압 플라즈마 처리, 물리 및 화학적 도핑 과정인 것을 특징으로 하는, 종형 유기 전계발광 트랜지스터 소자
|
| 8 |
8
제4항에 있어서, 상기 정공 주입층은 MoO3, WO3, NiO, V2O5, MoS2, WS2 등 및 이들의 복합체 또는 적층 등을 포함하는 것을 특징으로 하는, 종형 유기 전계발광 트랜지스터 소자
|
| 9 |
9
기판 상부에, 상대전극과 상대전극 주변의 반도체 층 사이의 에너지 준위차를 조절하기 위한 전위가 인가되어, 전하 주입 또는 전류 흐름을 조절하는 역할을 수행하는 제 3 게이트 전극을 준비하는 단계;상기 제 3 게이트 전극 위에, 절연막을 형성하는 단계;상기 절연막 위에 상대전극으로 소스 또는 드레인 전극을 형성하고, 상기 소스 또는 드레인 전극의 Dirac point energy를 미리 조절하기 위한 물리, 화학적 선처리 과정을 수행하는 단계; 상기 소스 또는 드레인 전극 상에 반도체 층을 형성하는 단계; 및 상기 반도체 층 상에 드레인 또는 소스 전극을 형성하는 단계를 포함하는 종형 트랜지스터 소자의 제조방법
|
| 10 |
10
기판 상부에 소스 또는 드레인 전극을 형성하는 단계;상기 소스 또는 드레인 전극의 Dirac point energy를 미리 조절하기 위한 물리, 화학적 선처리 과정을 수행하는 단계; 상기 소스 또는 드레인 전극 상에, 반도체 층을 형성하는 단계;상기 반도체 층 상에 상대전극으로 드레인 또는 소스 전극을 형성하는 단계;상기 상대전극 상부에, 전류의 흐름은 조절하여 통제하나, 제 3 게이트 전극의 전위를 상기 상대전극 층으로 전달되도록 하는 절연막을 형성하는 단계; 및 상기 절연막의 상부에, 상기 상대전극과 상대전극 주변의 반도체 층 사이의 쇼트키 배리어 에너지 준위차를 조절하기 위한 전위가 인가되어, 전하 주입 및 전류 흐름을 조절하는 역할을 수행하는 제 3 게이트 전극을 형성하는 단계를 포함하는 종형 트랜지스터 소자의 제조방법
|
| 11 |
11
제9항 또는 제10항에 있어서, 상기 절연막 및 제 3 게이트 전극과 인접한 상대전극은, Dirac point energy가 미리 조절된 저차원 전자구조의 전도체의 박막으로 형성되며, 그 두께는 0
|
| 12 |
12
제9항 또는 제10항에 있어서, 상기 물리, 화학적 선처리 과정은, UV/Ozone 처리, 상압/저압 플라즈마 처리 또는 HNO3, AuCl3, FTS(fluoroalkyltrichlorosilane), TCNQ(tetracyanoquinodimethane), 질소(Nitrogen), 폴리비닐알콜(lyvinyl alcohol), TFSA((CF3SO2)2NH), 또는 PZT, PVDF-TrFE(poly (vinylidene fluoride-trifluoroethylene)) 를 이용한 정전도핑(electrostatic doping) 또는 계면활성제(surfactant), 이온성 액체(ionic liquid), 발색단(chromophore), 자유라디칼(free-radical), 친 다이엔체(dienophiles) 중 어느 하나 이상을 이용한 그래핀의 공유결합(covalent bonding)형성 또는 다핵성 방향족 고리(polynuclear aromatic rings), 생체분자(biomelecules), 폴리머(polymers) 중 어느 하나 이상을 이용한 비공유결합(non-covelent bonding) 형성 또는 MoO3, I2, V2O5, WO3 중 어느 하나 이상의 금속산화물(metal oxide) 기반 전하전달자(charge-transfer) 도핑 또는 MoS2, 질화붕소(boron nitride (BN)), 이황화텅스텐(tungsten disulfide (WS2)), WSe2, MoSe2 중 어느 하나 이상의 칼코게나이드(Chalcogenide) 도핑 처리 방법인 것을 특징으로 하는, 종형 트랜지스터 소자의 제조방법
|
