| 1 |
1
실리콘 기판 상에 화합물 반도체 에피층을 성장하는 방법에 있어서,상기 실리콘 기판과 화합물 반도체 에피층 사이에 단일 탄성변형층의 형성과 상기 단일 탄성변형층의 형성후 열처리를 순차적으로 번갈아 실시하여 탄성변형층을 형성하는 것을 포함하고, 상기 탄성 변형층은 실리콘 기판 상에 순차적으로 적층된 복수의 단일 탄성변형층으로 이루어지고, 상기 복수의 단일 탄성변형층은 최하부 단일 탄성변형층에서 실리콘 기판과 화합물 반도체 에피층과 다른 물질을, 최상부 단일 탄성변형층에서 화합물 반도체 에피층과 동일한 물질을 그리고 최하부 단일 탄성변형층과 최상부 단일 탄성변형층 사이의 중간 단일 탄성변형층들에서 화합물 반도체 에피층과 동일한 물질을 가지고,상기 중간 단일 탄성변형층들은 화합물 반도체 에피층보다 더 낮은 인듐 농도를 가지면서 하부측으로부터 상부측을 향해 점진적으로 증가되는 인듐 농도를 가지고,상기 최상부 단일 탄성변형층은 화합물 반도체 에피층과 동일한 인듐 농도를 가지고, 상기 실리콘 기판과 상기 단일 탄성변형층 사이의 계면에서 60°전위 결함들은 상기 열처리를 이용하여 상기 탄성변형층에 구속되는 90° 전위 결함으로 변경되는 것을 특징으로 하는 실리콘 기판 상에 결함이 억제된 화합물 반도체 에피층의 성장방법
|
| 2 |
2
제 1항에 있어서, 상기 최하부 단일 탄성변형층은 갈륨(Ga)과 비소(As)를 포함하고,상기 중간 단일 탄성변형층들과 최상부 단일 탄성변형층은 인듐(In), 갈륨(Ga)과 비소(As)를 포함하는 것을 특징으로 하는 실리콘 기판 상에 결함이 억제된 화합물 반도체 에피층의 성장방법
|
| 3 |
3
제 1항에 있어서, 상기 최하부 단일 탄성변형층은 GaAs 로 이루어지고,상기 중간 단일 탄성변형층들과 최상부 단일 탄성변형층은 In(x)Ga(1-x)As (단, X는 0
|
| 4 |
4
제 3항에 있어서, 상기 최상부 단일 탄성변형층과 화합물 반도체 에피층은 In0
|
| 5 |
5
제 1항에 있어서, 상기 단일 탄성변형층의 두께는 10nm 이상 100nm 이하로 형성되는 것을 특징으로 하는 실리콘 기판 상에 결함이 억제된 화합물 반도체 에피층의 성장방법
|
| 6 |
6
제 1항에 있어서, 상기 열처리의 온도는,상기 단일 탄성변형층의 형성 온도보다 상대적으로 높은 것을 특징으로 하는 실리콘 기판 상에 결함이 억제된 화합물 반도체 에피층의 성장방법
|
| 7 |
7
제 6항에 있어서, 상기 열처리의 상기 온도는,상기 실리콘 기판과 상기 단일 탄성변형층 간의 계면에서 발생하는 결함들 간의 상호작용을 유도하기 위한 온도인 것을 특징으로 하는 실리콘 기판 상에 결함이 억제된 화합물 반도체 에피층의 성장방법
|
| 8 |
8
제 7항에 있어서, 상기 열처리의 상기 온도는,650℃ 이상 800℃ 이하인 것을 특징으로 하는 실리콘 기판 상에 결함이 억제된 화합물 반도체 에피층의 성장방법
|
