1 |
1
i-1번째(여기서 i는 2 이상의 자연수) 게이트 라인 및 i+1번째 게이트 라인에 접속된 i번째 변조회로, i번째 게이트 라인 및 i번째 발광 라인에 접속된 i번째 라인 선택 회로를 포함하는 게이트 구동 회로에 있어서,상기 i번째 변조회로는 수신된 제 1 내지 제 3 제어신호들을 기반으로 i번째 변조 전압을 상기 i번째 라인 선택 회로로 출력하고, 제 1 내지 제 5 트랜지스터들 및 제 1 및 제 2 커패시터들을 포함하고,상기 i번째 라인 선택 회로는 상기 수신된 i번째 변조 전압의 레벨에 따라 턴-온되거나 턴-오프하는 메모리 트랜지스터를 포함하는 게이트 구동 회로
|
2 |
2
제 1 항에 있어서,상기 i번째 변조회로는,상기 제 1 트랜지스터의 타단과 제 2 트랜지스터의 일단의 교차점은 제 1 노드이고, 상기 제 2 트랜지스터의 타단과 상기 제 3 트랜지스터의 타단의 교차점은 제 2 노드이고, 상기 제 4 트랜지스터의 타단과 상기 제 5 트랜지스터의 타단의 교차점은 제 3 노드이고,상기 제 1 커패시터는 상기 제 1 노드와 상기 제 3 노드 사이에 연결되고, 상기 제 2 커패시터는 상기 제 2 노드와 상기 제 3 노드 사이에 연결되는 게이트 구동 회로
|
3 |
3
제 2 항에 있어서, 상기 제 1 트랜지스터의 게이트는 상기 제 1 제어 신호를 수신하고, 일단은 상기 제 2 제어 신호를 수신하고, 타단은 상기 제 1 노드와 연결되고,상기 제 2 트랜지스터의 게이트는 상기 i-1번째 게이트 라인과 연결되고, 일단은 상기 제 1 노드와 연결되고, 타단은 상기 제 2 노드와 연결되고, 상기 제 3 트랜지스터의 게이트는 상기 제 1 제어 신호를 수신하고, 일단은 상기 제 3 제어 신호를 수신하고, 타단은 상기 제 2 노드와 연결되고,상기 제 4 트랜지스터의 게이트는 상기 제 1 제어 신호를 수신하고, 일단은 접지 전압과 연결되고, 타단은 상기 제 3 노드와 연결되고,상기 제 5 트랜지스터의 게이트는 상기 i+1번째 게이트 라인과 연결되고, 일단은 상기 제 2 제어 신호를 수신하고, 타단은 상기 제 3 노드와 연결되는 게이트 구동 회로
|
4 |
4
제 3 항에 있어서,상기 제 1 내지 제 5 트랜지스터들은 옥사이드 박막 트랜지스터(Oxide-Thin-Film-Transistor)이고, 상기 제 2 커패시터의 커패시턴스는 상기 제 1 커패시터의 커패시턴스보다 큰 게이트 구동 회로
|
5 |
5
제 2 항에 있어서,상기 i번째 라인 선택 회로는 제 6 트랜지스터를 더 포함하고, 상기 메모리 트랜지스터의 게이트는 상기 i번째 변조 전압을 수신하고, 일단은 제 1 전원 전압과 연결되고, 타단은 상기 i번째 발광 라인과 연결되고,상기 제 6 트랜지스터의 게이트는 상기 i번째 게이트 라인에 연결되고, 일단은 상기 제 1 전원 전압보다 낮은 레벨을 갖는 제 2 전원 전압과 연결되고, 타단은 상기 i번째 발광 라인과 연결되는 게이트 구동 회로
|
6 |
6
제 5 항에 있어서,상기 메모리 트랜지스터는 비휘발성(non-volatile)의 데이터 보유 특성을 갖고, 상기 제 6 트랜지스터는 옥사이드 박막 트랜지스터인 게이트 구동 회로
|
7 |
7
제 5 항에 있어서, 상기 제 1 제어 신호가 하이 레벨을 유지하는 동안, 상기 메모리 트랜지스터를 프로그램하기 위한 제 1 전압 레벨을 갖는 상기 제 2 제어 신호가 상기 i번째 변조 전압으로 상기 메모리 트랜지스터의 게이트에 인가되는 게이트 구동 회로
|
8 |
8
제 7 항에 있어서,상기 메모리 트랜지스터가 프로그램된 후, 상기 i번째 변조 전압의 레벨은 제 2 전압 레벨로 유지되고,상기 제 1 커패시터는 상기 제 2 전압 레벨로 충전되고, 상기 제 2 전압 레벨은 상기 제 1 전압 레벨보다는 낮고, 상기 메모리 트랜지스터를 턴-온하는 게이트 구동 회로
|
9 |
9
제 8 항에 있어서,제 3 전압 레벨을 갖는 제 3 제어 신호에 의해 상기 제 2 커패시터는 충전되고,상기 제 3 전압 레벨은 상기 제 2 전압 레벨보다 낮고, 음의 전압 레벨인 게이트 구동 회로
|
10 |
10
제 9 항에 있어서,상기 i-1번째 게이트 라인에 하이 레벨의 게이트 신호가 전달될 때, 상기 제 2 트랜지스터가 턴-온되고, 상기 제 1 커패시터의 전압의 레벨과 상기 제 2 커패시터의 전압의 레벨이 제 4 전압 레벨을 갖도록 조절되고,상기 제 4 전압 레벨은 상기 제 2 전압 레벨보다는 낮고, 상기 제 3 전압 레벨보다는 높은 레벨을 갖고, 상기 메모리 트랜지스터를 턴-오프하는 게이트 구동 회로
|
11 |
11
제 10 항에 있어서, 상기 i번째 게이트 라인에 하이 레벨의 게이트 신호가 전달될 때, 상기 제 6 트랜지스터가 턴-온이 되고,상기 제 6 트랜지스터는 상기 제 2 전원전압을 상기 i번째 발광 라인으로 출력하는 게이트 구동 회로
|
12 |
12
제 11 항에 있어서,상기 제 1 커패시터의 전압의 레벨이 상기 제 2 전압 레벨로 조절된 후, 상기 제 2 제어 신호의 전압 레벨은 부스트 레벨로 유지되고,상기 i+1번째 게이트 라인에 하이 레벨의 게이트 신호가 인가되는 동안, 상기 제 5 트랜지스터는 턴-온되고, 상기 부스트 레벨을 갖는 상기 제 2 제어 신호가 상기 제 3 노드로 인가되는 게이트 구동 회로
|
13 |
13
제 12 항에 있어서, 상기 부스트 레벨을 갖는 상기 제 2 제어 신호에 의해, 상기 제 1 커패시터의 전압의 레벨 및 상기 제 2 커패시터의 전압의 레벨이 상기 제 2 전압 레벨을 갖도록 조절되는 게이트 구동 회로
|
14 |
14
제 10 항에 있어서, 상기 제 1 커패시터의 전압의 레벨 및 상기 제 2 커패시터의 전압의 레벨은 전하 공유(charge sharing)를 통해 상기 제 4 전압 레벨을 갖도록 조절되는 게이트 구동 회로
|
15 |
15
게이트 라인들에 게이트 신호들을 제공하고, 발광 라인들에 발광 제어신호들을 제공하는 게이트 구동 회로;데이터 라인들에 데이터 신호들을 제공하는 데이터 구동 회로; 및복수의 화소들을 포함하는 유기발광 표시패널들을 포함하며,상기 게이트 구동 회로는 i-1번째(여기서 i는 2 이상의 자연수) 게이트 라인 및 i+1번째 게이트 라인에 접속된 i번째 변조회로, i번째 게이트 라인 및 i번째 발광 라인에 접속된 i번째 라인 선택 회로를 포함하고,상기 i번째 변조회로는 수신된 제 1 내지 제 3 제어신호들을 기반으로 i번째 변조 전압을 상기 i번째 라인 선택 회로로 출력하고, 상기 i번째 라인 선택 회로는 상기 수신된 i번째 변조 전압의 레벨에 따라 턴-온되거나 턴-오프하는 메모리 트랜지스터를 포함하는 유기 발광 표시장치
|
16 |
16
복수의 메모리 트랜지스터들의 게이트들에 제1 전압 레벨을 갖는 변조 전압들을 제공하여 상기 복수의 메모리 트랜지스터들을 프로그램하는 단계;상기 변조 전압들을 상기 제1 전압 레벨보다 낮은 제2 전압 레벨로 조절하여 상기 복수의 메모리 트랜지스터들을 턴-온하는 단계;하이 레벨의 게이트 신호가 i-1번째(여기서 i는 2 이상의 자연수) 게이트 라인에 인가될 때, i번째 변조 전압을 상기 제2 전압 레벨보다 낮은 제3 전압 레벨로 조절하여 i번째 메모리 트랜지스터들을 턴-오프하는 단계; 및하이 레벨의 게이트 신호가 i+1번째 게이트 라인에 인가될 때, 상기 i+1번째 게이트 라인의 전압 레벨에 근거하여 상기 i번째 변조 전압을 상기 제2 전압 레벨로 조절하여 상기 i번째 메모리 트랜지스터를 턴-온하는 단계를 포함하는 게이트 구동 회로의 구동 방법
|
17 |
17
제 16 항에 있어서,상기 복수의 메모리 트랜지스터들을 프로그램하는 단계는,제1 제어 신호에 근거하여 복수의 제1 트랜지스터들을 턴-온하는 단계; 및상기 복수의 제1 트랜지스터들의 입력 신호들이 제2 제어 신호를 수신하는 단계를 포함하고,상기 복수의 메모리 트랜지스터들의 게이트들은 상기 복수의 제1 트랜지스터들의 출력 전극들에 연결되고, 상기 제1 트랜지스터의 상기 출력 전극은 제2 트랜지스터의 입력 전극에 연결되고, i-1번째 게이트 라인은 i번째 제2 트랜지스터의 게이트에 연결되는 게이트 구동 회로의 구동 방법
|
18 |
18
제 17 항에 있어서,상기 복수의 메모리 트랜지스터들을 턴-온하는 단계는,상기 제1 및 제2 제어 신호들에 근거하여 제1 커패시터의 레벨을 상기 제2 전압 레벨로 조절하는 단계; 및상기 제1 제어 신호 및 제3 제어 신호에 근거하여 제2 커패시터의 레벨을 음의 전압 레벨로 조절하는 단계를 포함하고,상기 제1 커패시터의 일단은 상기 제2 트랜지스터의 상기 입력 전극에 연결되고, 상기 제2 커패시터의 일단은 상기 제2 트랜지스터의 상기 출력 전극에 연결되고, 상기 제1 커패시터의 타단은 상기 제2 커패시터의 타단에 연결되는 게이트 구동 회로의 구동 방법
|
19 |
19
제 18 항에 있어서,상기 i번째 메모리 트랜지스터를 턴-오프하는 단계는,상기 i-1번째 게이트 라인에 인가되는 상기 하이 레벨의 게이트 신호에 근거한 전하 공유를 통하여 상기 제1 커패시터의 레벨 및 상기 제2 커패시터의 레벨을 상기 제3 전압 레벨로 조절하는 단계를 포함하는 게이트 구동 회로의 구동 방법
|
20 |
20
제 19 항에 있어서,상기 i번째 메모리 트랜지스터를 턴-온하는 단계는,상기 i+1번째 게이트 라인에 인가되는 상기 하이 레벨의 게이트 신호에 근거하여 상기 제1 커패시터의 레벨 및 상기 제2 커패시터의 레벨을 부스트 레벨로 유지하는 단계를 포함하는 게이트 구동 회로의 구동 방법
|