맞춤기술찾기

이전대상기술

분수 분주형 위상 고정 루프, 이를 포함하는 시스템 온칩 및 전자 장치

  • 기술번호 : KST2017004076
  • 담당센터 : 부산기술혁신센터
  • 전화번호 : 051-606-6561
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 분수 분주형 위상 고정 루프가 제공된다. 상기 분수 분주형 위상 고정 루프는 위상 고정 루프 회로, 및 상기 위상 고정 루프 회로를 제어하는 디지털 변조기 회로를 포함하되, 상기 위상 고정 루프 회로는, 기준 클록과 피드백 신호의 위상 차이에 대응되는 위상차 신호를 생성하는 위상 주파수 검출기와, 상기 위상차 신호에 대응되는 주파수를 갖는 출력 클록을 생성하는 전압 제어 발진기와, 상기 출력 클록을 분주하여 상기 피드백 신호를 생성하고, 상기 피드백 신호를 상기 위상 주파수 검출기에 제공하는 분주기와, 상기 분주기를 제어하는 제어 신호를 수신하고, 상기 제어 신호를 재동기화하여 상기 분주기에 제공하는 제1 재동기화 로직을 포함하고, 상기 디지털 변조기 회로는, 상기 제어 신호를 생성하는 디지털 변조기와, 상기 제어 신호를 수신하고, 상기 제어 신호를 재동기화하여 상기 제1 재동기화 로직에 제공하는 제2 재동기화 로직을 포함한다.
Int. CL H03L 7/183 (2006.01)
CPC H03L 7/1976(2013.01) H03L 7/1976(2013.01) H03L 7/1976(2013.01)
출원번호/일자 1020130056550 (2013.05.20)
출원인 부산대학교 산학협력단
등록번호/일자 10-1488177-0000 (2015.01.26)
공개번호/일자 10-2014-0136249 (2014.11.28) 문서열기
공고번호/일자 (20150204) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2013.05.20)
심사청구항수 2

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 부산대학교 산학협력단 대한민국 부산광역시 금정구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박성경 대한민국 부산광역시 금정구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인가산 대한민국 서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 부산대학교 산학협력단 대한민국 부산광역시 금정구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2013.05.20 수리 (Accepted) 1-1-2013-0441184-00
2 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment
2013.05.31 수리 (Accepted) 1-1-2013-0487830-53
3 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.01.02 수리 (Accepted) 4-1-2014-0000027-56
4 선행기술조사의뢰서
Request for Prior Art Search
2014.03.07 수리 (Accepted) 9-1-9999-9999999-89
5 선행기술조사보고서
Report of Prior Art Search
2014.04.07 수리 (Accepted) 9-1-2014-0025638-78
6 의견제출통지서
Notification of reason for refusal
2014.07.11 발송처리완료 (Completion of Transmission) 9-5-2014-0475337-11
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2014.09.04 수리 (Accepted) 1-1-2014-0848903-45
8 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2014.09.04 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2014-0848918-29
9 등록결정서
Decision to grant
2015.01.13 발송처리완료 (Completion of Transmission) 9-5-2015-0025617-47
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2016.01.13 수리 (Accepted) 4-1-2016-5004891-78
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2017.01.09 수리 (Accepted) 4-1-2017-5004005-98
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2017.01.10 수리 (Accepted) 4-1-2017-5004797-18
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
삭제
2 2
삭제
3 3
삭제
4 4
삭제
5 5
위상 고정 루프 회로; 및상기 위상 고정 루프 회로를 제어하는 디지털 변조기 회로를 포함하되,상기 위상 고정 루프 회로는,기준 클록과 피드백 신호의 위상 차이에 대응되는 위상 차이에 대응되는 위상차 신호를 생성하는 위상 주파수 검출기;상기 위상차 신호에 대응되는 주파수를 갖는 출력 클록을 생성하는 전압제어 발진기; 및상기 출력 클록을 분주하여 상기 피드백 신호를 생성하고, 상기 피드백 신호를 상기 위상 주파수 검출기에 제공하고, 상기 출력 클록을 분주하여 딜레이 신호를 생성하여 상기 딜레이 신호를 디지털 변조기 회로에 제공하는 분주기;상기 분주기로부터 출력된 상기 피드백 신호를 반전시켜 출력하는 인버터; 및상기 인버터에 의해 출력된 신호를 클록으로 수신하고, 상기 클록에 따라 제1 D플립플롭에서 수신한 제어신호를 재동기화하여 상기 분주기에 제공하는 제2 D플립플롭을 포함하고,상기 디지털 변조기 회로는,상기 분주기로부터 딜레이 신호를 제공받아 상기 분주기를 제어하는 제어 신호를 생성하는 디지털 변조기;상기 딜레이 신호를 클록으로 수신하고, 상기 클록에 따라 상기 제어 신호를 재동기화하여 상기 제2 D플립플롭에 제공하는 제1 D플립플롭을 포함하는 타이밍 마진을 넓히는 분수 분주형 위상 고정 루프
6 6
삭제
7 7
삭제
8 8
삭제
9 9
삭제
10 10
삭제
11 11
위상 고정 루프(Phase Locked Loop) 디지털 인터페이스에서 디지털 변조기와 분주기간의 타이밍 마진을 확보하여 PLL의 오동작을 방지하는 방법에 있어서,기준 클록을 생성하는 단계;상기 기준 클록을 수신하고, 출력 클록을 생성하는 단계;상기 출력 클록을 분주하여 피드백 신호를 생성하는 단계;상기 피드백 신호로부터 3*Tvco 만큼 딜레이 된 딜레이 신호를 생성하는 단계;상기 딜레이 신호를 클록으로 하여 디지털 변조기로부터 수신한 제어신호를 재동기화 하는 제1 재동기화 단계;상기 피드백 신호를 인버터에 의해 반전시켜 출력하는 단계;상기 인버터에 의해 반전된 피드백 신호를 클록으로 하여 상기 제1 재동기화 단계에 의해 재동기화된 제어신호를 재동기화 하는 제2 재동기화 단계;상기 제2 재동기화를 거친 제어신호를 분주기에 제공하는 단계를 포함하는 타이밍 마진을 확보하여 PLL의 오동작을 방지하는 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 교육과학기술부 부산대학교 산학협력단 일반연구자지원사업(신진연구지원사업-연구비지원) 직접 자동 주파수 제어용 디지털 델타-시그마 변조기 기반 A-GPS 위상 잠금 루프
2 기업 부산대학교 산학협력단 일반연구용역 16bit CPU(Europa) 코어 개발