| 1 |
1
서로 직렬로 연결되는 N형 트랜지스터 및 P형 트랜지스터와, 상기 N형 트랜지스터와 상기 P형 트랜지스터의 출력측에 연결되는 출력측 커패시터(Cinv)로 구성되는 CMOS형의 인버터부;상기 N형 트랜지스터와 상기 P형 트랜지스터가 동시에 턴온이 되는 경우 미리 정해진 전류값의 전류를 흐르도록 하는 트랜지스터를 포함하는 전류 제한부; 및일단이 상기 인버터부의 입력과 연결되며 타단이 상기 전류 제한부의 트랜지스터의 게이트에 연결되어 교류 커플링이 되도록 하는 커패시터(Ccc)를 포함하는 교류 커플링부;를 포함하는 단위 인버터를 복수개로 직렬 연결하여 이루어지는 링 오실레이터
|
| 2 |
2
제 1 항에 있어서, 상기 전류 제한부는, 상기 N형 트랜지스터 및 상기 P형 트랜지스터가 동시에 턴온이 되는 경우 상기 인버터부의 출력 전류가 도통되는 경로를 차단하는 것인 링 오실레이터
|
| 3 |
3
제 1 항에 있어서, 상기 인버터부는,소스가 전원(VDD)과 연결되는 P형 트랜지스터(MP1) 및 드레인이 상기 P형 트랜지스터(MP1)의 드레인과 연결되는 N형 트랜지스터(MN1)와 일단이 상기 P형 트랜지스터(MP1) 및 상기 N형 트랜지스터(MN1) 각각의 드레인과 연결되고 타단은 접지되는 출력측 커패시터(Cinv)로 이루어지는 것인 링 오실레이터
|
| 4 |
4
제 3 항에 있어서, 상기 전류 제한부는, 일단이 상기 N형 트랜지스터(MN1)의 소스와 연결되며, 타단이 접지되는 NMOS형 트랜지스터(MB1)를 포함하는 것인 링 오실레이터
|
| 5 |
5
제 4 항에 있어서, 상기 교류 커플링부는,일단이 상기 P형 트랜지스터(MP1) 및 상기 N형 트랜지스터(MN1) 각각의 게이트와 접속되며 타단이 상기 NMOS형 트랜지스터(MB1)의 게이트와 접속되는 커패시터(Ccc)를 포함하는 것인 링 오실레이터
|
| 6 |
6
제 1 항에 있어서, 상기 인버터부는,소스가 접지와 연결되는 N형 트랜지스터(MN2)와, 드레인이 상기 N형 트랜지스터(MN2)의 드레인과 연결되는 P형 트랜지스터(MP2)와, 일단이 상기 P형 트랜지스터(MP2) 및 상기 N형 트랜지스터(MN2) 각각의 드레인과 연결되고 타단은 접지되는 출력측 커패시터(Cinv)로 이루어지는 것인 링 오실레이터
|
| 7 |
7
제 6 항에 있어서, 상기 전류 제한부는,드레인이 상기 P형 트랜지스터(MP2)의 소스와 연결되고 소스는 전원(VDD)과 연결되는 PMOS형 트랜지스터(MB2)를 포함하는 것인 링 오실레이터
|
| 8 |
8
제 7 항에 있어서, 상기 교류 커플링부는, 일단이 상기 P형 트랜지스터(MP2) 및 상기 N형 트랜지스터(MN2) 각각의 게이트와 접속되며 타단이 상기 PMOS형 트랜지스터(MB2)의 게이트와 접속되는 커패시터(Ccc)를 포함하는 것인 링 오실레이터
|
| 9 |
9
제 1 항에 있어서, 상기 인버터부는, P형 트랜지스터(MP3) 및 드레인이 상기 P형 트랜지스터(MP3)의 드레인과 연결되는 N형 트랜지스터(MN3)와 일단이 상기 P형 트랜지스터(MP3) 및 상기 N형 트랜지스터(MN3) 각각의 드레인과 연결되고 타단은 접지되는 출력측 커패시터(Cinv)로 이루어지는 것인 링 오실레이터
|
| 10 |
10
제 9 항에 있어서, 상기 전류 제한부는, 일단이 상기 N형 트랜지스터(MN3)의 소스와 연결되며 타단이 접지되는 NMOS형 트랜지스터(MB3N)와, 드레인이 상기 P형 트랜지스터(MP3)의 소스와 연결되고 소스는 전원(VDD)과 연결되는 PMOS형 트랜지스터(MB3P)를 포함하는 것인 링 오실레이터
|
| 11 |
11
제 10 항에 있어서, 상기 교류 커플링부는,일단이 상기 P형 트랜지스터(MP3) 및 상기 N형 트랜지스터(MN3) 각각의 게이트와 접속되며 타단이 상기 NMOS형 트랜지스터(MB3N)의 게이트와 접속되는 커패시터(CCCN)와, 일단이 상기 P형 트랜지스터(MP3) 및 상기 N형 트랜지스터(MN3) 각각의 게이트와 접속되며 타단이 상기 PMOS형 트랜지스터(MB3P)의 게이트와 접속되는 커패시터(CCCP)를 포함하는 것인 링 오실레이터
|
