| 1 |
1
입력 전압을 조절하여 출력 전압을 출력하는 패스 트랜지스터;상기 출력 전압에 대응되는 피드백 신호와 기준 전압을 수신하고, 상기 패스 트랜지스터의 게이트 전극과 접속된 제1 노드로 상기 패스 트랜지스터를 제어하기 위한 제1 제어 신호를 출력하는 에러 증폭기; 및상기 제1 노드에 음의 캐패시턴스를 제공하는 보상 회로를 포함하는 LDO 레귤레이터(low drop-out regulator)
|
| 2 |
2
제1항에 있어서,상기 LDO 레귤레이터는, 상기 출력 전압에 기초하여 상기 피드백 신호를 생성하고 상기 피드백 신호를 상기 에러 증폭기로 출력하는 피드백 회로를 더 포함하는, LDO 레귤레이터
|
| 3 |
3
제1항에 있어서,상기 패스 트랜지스터는 상기 입력 전압을 수신하는 제1 전극, 상기 출력 전압을 출력하는 제2 전극 및 상기 제1 제어 신호를 수신하는 상기 게이트 전극을 포함하는 p-형 트랜지스터(p-type transistor)인, LDO 레귤레이터
|
| 4 |
4
제1항에 있어서,상기 에러 증폭기는 상기 기준 전압을 수신하는 반전 단자와 상기 피드백 신호를 수신하는 비반전 단자를 포함하고, 상기 기준 전압과 상기 피드백 신호의 비교 결과에 대응하는 상기 제1 제어 신호를 출력하는, LDO 레귤레이터
|
| 5 |
5
제1항에 있어서,상기 보상 회로가 제공하는 음의 캐패시턴스의 크기는 상기 패스 트랜지스터의 게이트 전극과 상기 패스 트랜지스터의 드레인 전극 사이에 형성된 게이트-드레인 캐패시터의 크기와 상기 제1 노드와 연관된 제1 기생 캐패시터의 크기의 합과 동일한, LDO 레귤레이터
|
| 6 |
6
제1항에 있어서,상기 보상 회로는,부하에 흐르는 전류인 부하 전류를 감지하고 감지된 부하 전류에 기초하여 제2 제어 신호를 생성하는 제어부; 및상기 제어부로부터 출력되는 상기 제2 제어 신호에 응답하여 음의 캐패시턴스를 제공하는 네거티브 캐패시턴스 회로를 포함하는, LDO 레귤레이터
|
| 7 |
7
제6항에 있어서,상기 제어부는,상기 부하 전류를 감지하고 감지된 부하 전류에 대응되는 감지 신호를 출력하는 전류 감지기;상기 감지 신호에 대응되는 디지털 신호를 출력하는 아날로그 디지털 컨버터; 및상기 디지털 신호를 수신하고, 상기 디지털 신호에 대응되는 매핑값을 상기 제2 제어 신호로 출력하는 매퍼를 포함하는, LDO 레귤레이터
|
| 8 |
8
제6항에 있어서,상기 네거티브 캐패시턴스 회로는,연산 증폭기, 제1 저항, 및 상기 연산 증폭기의 출력 단자와 접지 사이에서 상기 제1 저항과 직렬로 접속된 제2 저항을 포함하는 비반전 증폭기; 및상기 제1 노드와 상기 비반전 증폭기의 출력단 사이에 접속된 보상 캐패시터를 포함하는, LDO 레귤레이터
|
| 9 |
9
제8항에 있어서,상기 보상 캐패시터는 상기 제2 제어 신호에 대응되는 캐패시턴스를 갖는 가변 캐패시터인, LDO 레귤레이터
|
| 10 |
10
제9항에 있어서,상기 제1 저항 또는 상기 제2 저항은 상기 제2 제어 신호에 대응되는 저항값을 갖는 가변 저항인, LDO 레귤레이터
|
