맞춤기술찾기

이전대상기술

초박막 저결정성 실리콘 채널을 갖는 무접합 전계효과 트랜지스터 및 그 제조방법(JUNCTIONLESS FIELD-EFFECT TRANSISTOR HAVING ULTRA-THIN LOW-CRYSTALLINE-SILICON CHANNEL AND FABRICATION METHOD THEREOF)

  • 기술번호 : KST2017005603
  • 담당센터 : 인천기술혁신센터
  • 전화번호 : 032-420-3580
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 고가의 SOI 기판 대신 벌크 실리콘 기판상에서 단결정 실리콘보다 결정성이 낮은 저결정성 실리콘층을 20nm 이하의 두께로 초박막 무접합으로 소스/채널/드레인 영역을 형성함으로써, 공정 단가를 획기적으로 낮추어 경제성을 크게 향상시킨 효과가 있고, 기존의 실리콘 CMOS 공정기술을 그대로 적용할 수 있으며, 어닐링 등 공정 조건을 적절히 조절하여 저결정성 실리콘층을 다결정 실리콘층으로 바꿀 수 있음은 물론 다결정 실리콘층의 그레인 사이즈는 키우고 채널 두께 및 게이트 길이는 그레인 사이즈보다 훨씬 작게 제작함으로써, 전달 특성, 스위칭 특성, 게이트 커패시턴스 및 지연시간 등 전기적 특성이 SOI 기판에서 제조된 것과 거의 비슷한 성능을 갖게 되는 초박막 저결정성 실리콘 채널을 갖는 무접합 전계효과 트랜지스터 및 그 제조방법을 제공한다.
Int. CL H01L 29/786 (2006.01.01)
CPC H01L 29/78651(2013.01) H01L 29/78651(2013.01) H01L 29/78651(2013.01)
출원번호/일자 1020150123246 (2015.08.31)
출원인 가천대학교 산학협력단
등록번호/일자
공개번호/일자 10-2017-0026008 (2017.03.08) 문서열기
공고번호/일자 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2015.08.31)
심사청구항수 6

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 가천대학교 산학협력단 대한민국 경기도 성남시 수정구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 조성재 대한민국 서울특별시 강남구
2 김영민 대한민국 경기도 성남시 수정구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 권오준 대한민국 서울특별시 강남구 테헤란로 ***, 성지하이츠*차 ****호 (역삼동)(소중한특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 가천대학교 산학협력단 경기도 성남시 수정구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2015.08.31 수리 (Accepted) 1-1-2015-0846010-87
2 선행기술조사의뢰서
Request for Prior Art Search
2016.01.12 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2016.03.10 수리 (Accepted) 9-1-2016-0013188-77
4 의견제출통지서
Notification of reason for refusal
2016.12.21 발송처리완료 (Completion of Transmission) 9-5-2016-0923060-70
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2017.02.15 수리 (Accepted) 1-1-2017-0157724-64
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2017.02.15 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2017-0157698-64
7 거절결정서
Decision to Refuse a Patent
2017.06.15 발송처리완료 (Completion of Transmission) 9-5-2017-0416948-84
8 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2017.07.17 수리 (Accepted) 1-1-2017-0680138-42
9 [명세서등 보정]보정서(재심사)
Amendment to Description, etc(Reexamination)
2017.07.17 보정승인 (Acceptance of amendment) 1-1-2017-0680115-03
10 등록결정서
Decision to Grant Registration
2017.08.07 발송처리완료 (Completion of Transmission) 9-5-2017-0549822-15
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
삭제
2 2
벌크 실리콘 기판;상기 실리콘 기판 상에 형성된 실리콘 산화막;상기 실리콘 산화막 상에 20nm 이하의 두께로 형성된 초박막 무접합 저결정성 실리콘층;상기 저결정성 실리콘층 상에 게이트 절연막을 사이에 두고 형성된 게이트 전극; 및상기 게이트 전극을 사이에 두고 상기 저결정성 실리콘층 상에 서로 이격되어 형성된 소스/드레인 전극을 포함하되,상기 저결정성 실리콘층은 다결정 실리콘층이고,상기 다결정 실리콘층의 두께 및 상기 게이트 전극의 길이는 상기 다결정 실리콘층을 구성하는 다결정 실리콘의 그레인(grain) 사이즈보다 작은 것을 특징으로 하는 무접합 전계효과 트랜지스터
3 3
제 2 항에 있어서,상기 다결정 실리콘층의 두께 및 상기 게이트 전극의 길이는 상기 다결정 실리콘의 그레인 사이즈보다 10~1000배 작은 것을 특징으로 하는 무접합 전계효과 트랜지스터
4 4
제 2 항 또는 제 3 항에 있어서,상기 게이트 전극의 길이는 20nm 이하이고, 상기 저결정성 실리콘층 중 상기 게이트 전극의 밑에 있는 채널 영역은 1017~1019/㎤의 불순물 도핑 농도를 갖고,상기 저결정성 실리콘층 중 상기 채널 영역을 제외한 부분에는 상기 도핑 농도보다 높은 불순물 도핑 농도를 갖는 것을 특징으로 하는 무접합 전계효과 트랜지스터
5 5
삭제
6 6
벌크 실리콘 기판 상에 실리콘 산화막을 형성하는 제 1 단계;상기 실리콘 산화막 상에 20nm 이하의 두께로 초박막 무접합 저결정성 실리콘층을 형성하는 제 2 단계;상기 저결정성 실리콘층 상에 게이트 절연막 및 게이트 전극을 순차 형성하는 제 3 단계 및상기 저결정성 실리콘층 상에 상기 게이트 전극을 사이에 두고 소스/드레인 전극을 형성하는 제 4 단계를 포함하되,상기 저결정성 실리콘층은 다결정 실리콘층이고,상기 제 2 단계는 상기 다결정 실리콘층의 그레인 사이즈를 상기 다결정 실리콘층의 두께보다 크게 키운 후 평탄화 공정을 더 진행하는 것을 특징으로 하는 무접합 전계효과 트랜지스터의 제조방법
7 7
삭제
8 8
삭제
9 9
제 6 항에 있어서,상기 제 3 단계는 상기 게이트 전극을 형성한 다음 상기 게이트 전극의 주위로 드러난 게이트 절연막을 제거하기 전에 이온주입 공정을 더 진행하는 것을 특징으로 하는 무접합 전계효과 트랜지스터의 제조방법
10 10
제 9 항에 있어서,상기 제 3 단계는 상기 이온주입 공정 이후 어닐링 공정을 더 진행하여 상기 다결정 실리콘층의 그레인 사이즈가 상기 다결정 실리콘층의 두께보다 10~1000배 더 커지도록 상기 어닐링 공정의 공정 조건을 조절하는 것을 특징으로 하는 무접합 전계효과 트랜지스터의 제조방법
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US10068971 US 미국 FAMILY
2 US20170062565 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US10068971 US 미국 DOCDBFAMILY
2 US2017062565 US 미국 DOCDBFAMILY
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 미래창조과학부 가천대학교 산학협력단 신진연구지원사업 GeSn을 소스 접합 물질로 하는 터널링 전계효과 트랜지스터: 전자 및 광학 소자 응용