| 1 |
1
외부로부터 전압조정명령 및 착화명령을 수신하는 제어로직(FPGA);상기 수신된 전압조정명령에 근거하여 전압을 조정하는 전압조정부;상기 전압조정부가 기설정된 동작 조건을 만족하면, 상기 수신된 착화명령에 근거하여 착화신호를 발생시키는 스퀴브 착화회로부; 및상기 발생된 착화신호에 대응되는 착화전류가 과전류에 해당하는지 여부를 감시하고, 상기 착화전류를 상기 제어로직(FPGA)에 전달하는 착화전류 측정회로부를 포함하여 이루어지는 것을 특징으로 하는 스퀴브 착화 시스템
|
| 2 |
2
제 1항에 있어서,상기 스퀴브 착화회로부는,상기 착화전류 측정회로부에 수신된 착화전류의 전류값이 기설정된 차단 조건을 만족하면, 상기 착화신호를 차단하도록 제어하는 것을 특징으로 하는 스퀴브 착화 시스템
|
| 3 |
3
제 1항에 있어서상기 스퀴브 착화회로부는,착화제어회로 및 착화전류 제어회로를 포함하고, 상기 착화전류 제어회로는 전계효과 트랜지스터 및 쌍극성 접합트랜지스터의 턴온조건을 이용하여 상기 착화전류의 흐름을 제어하는 것을 특징으로 하는 스퀴브 착화 시스템
|
| 4 |
4
제3항에 있어서,상기 전계효과 트랜지스터 및 상기 쌍극성 접합트랜지스터의 턴온조건은 상기 쌍극성 접합트랜지스터의 베이스(base)와 이미터(emitter) 간의 전압차를 이용하여 교차 스위칭되는 것을 특징으로 하는 스퀴브 착화 시스템
|
| 5 |
5
제1항에 있어서,상기 스퀴브 착화 회로부는,상기 전압조정부의 정상 동작 조건이 만족되지 않으면, 상기 수신된 착화명령을 무시하는 것을 특징으로 하는 스퀴브 착화 시스템
|
| 6 |
6
제1항에 있어서,상기 스퀴브 착화 회로부는,스퀴브 착화 소자 양단에 병렬 연결되어, 상기 스퀴브 착화 소자를 단락 또는 개방시키기 위한 스위치를 더 포함하는 것을 특징으로 하는 스퀴브 착화 시스템
|
| 7 |
7
전압조정명령 및 착화명령을 수신하는 제어로직(FPGA), 전압을 조정하는 전압조정장치, 착화명령에 근거하여 착화신호를 발생시키는 스퀴브 착화회로, 및 착화신호에 대응되는 착화전류가 과전류에 해당하는지 여부를 감시하는 착화전류 측정회로를 포함하여 이루어진 스퀴브 착화 시스템의 동작방법으로서,외부로부터 제어로직(FPGA)에 수신된 전압조정명령에 근거하여, 상기 전압조정장치가 기설정된 동작 조건을 만족하는지 판단하는 단계; 및상기 전압조정장치의 기설정된 동작 조건이 만족되면, 상기 제어로직(FPGA)을 통해 수신된 착화명령에 근거하여 스퀴브 착화회로가 착화신호를 발생시키는 단계; 및상기 착화전류 측정회로를 통해, 상기 착화신호에 대응되는 착화전류가 과전류에 해당하는지 여부를 지속적으로 감시하는 단계를 포함하여 이루어지는 것을 특징으로 하는 스퀴브 착화 시스템의 동작방법
|
| 8 |
8
제7항에 있어서,상기 착화전류가 기설정된 차단 조건을 만족하는 경우, 전계효과 트랜지스터 및 쌍극성 접합트랜지스터의 턴온조건을 이용하여 상기 착화전류의 흐름을 제어하는 단계;를 더 포함하는 것을 특징으로 하는 스퀴브 착화 시스템의 동작방법
|
| 9 |
9
제8항에 있어서,상기 착화명령에 대응되는 응답을 외부로 전송하는 단계를 더 포함하는 것을 특징으로 하는 스퀴브 착화 시스템의 동작방법
|
