| 요약 |
본 발명은 3배 증폭 차지펌프에 관한 것으로서, 입력단 IN에 직렬 연결된 인버터소자 I1, I2와, 인버터소자 I2에 일단이 접속된 캐패시터 C1과, 캐패시터 C1의 타단에 소스단자가 접속되고 게이트단자가 인버터소자 I1, I2 사이의 접점에 접속되는 NMOS MN1과, NMOS MN1에 드레인단자에 드레인단자가 접속되고 게이트단자는 인버터소자 I1, I2 사이의 접점에 접속되며 소스단자에 전압 VDD가 인가되는 PMOS MP1과, 캐패시터 C1의 타단에 소스단자가 접속되고 게이트단자는 NMOS MN1 및 PMOS MP1의 드레인단자 N에 접속되며 드레인단자는 접지되는 NMOS MN2와, 입력단 IN에 직렬 연결된 인버터소자 I3, I4와, 인버터소자 I4에 일단이 접속된 캐패시터 C2와, 캐패시터 C2의 타단에 소스단자가 접속되고 게이트단자가 인버터소자 I3, I4 사이의 접점에 접속되는 PMOS MP2와, PMOS MP2에 드레인단자에 드레인단자가 접속되고 게이트단자는 인버터소자 I3, I4 사이의 접점에 접속되며 소스단자가 NMOS MN1 및 PMOS MP1의 드레인단자 N에 접속되는 NMOS MN3과, 캐패시터 C4의 타단에 소스단자가 접속되고 게이트단자는 PMOS MP2 및 NMOS MN3의 드레인단자에 접속되며 드레인단자는 접지되는 PMOS MP3와, PMOS MP2 및 NMOS MN3의 드레인단자와 PMOS MP3의 게이트단자에 일단이 접속되고 타단은 출력단자 OUT에 접속되는 캐패시터 C3과, 출력단자 OUT에 드레인단자가 접속되고 게이트단자는 인버터소자 I3, I4 사이의 접점에 접속되며 소스단자는 접지되는 NMOS MN4를 포함한다. 본 발명에 따르면, 캐패시터 개수를 최소화하고 문턱전압 이하에서 동작 가능하면서 기존의 bootstrap 회로에 비해서 입력전압을 3배로 증폭시킴으로써, 샘플링 스위치 입력전압을 높여 선형성, 동작속도 등을 향상시킬 수 있다.
|
