맞춤기술찾기

이전대상기술

저전력 C2MOS 기반의 DDR CDS 카운터 및 이를 이용한 아날로그-디지털 변환 장치(Low Power C2MOS Based Double Data Rate CDS Counter and Analog-Digital Convertin Apparatus Thereof Using That)

  • 기술번호 : KST2017007508
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 전력소모가 적은 C2MOS 구조의 카운터의 1-스테이지 및 2-스테이지를 XOR 연결함으로써, DDR(Double Data Rate) 동작이 가능하도록 하여 기존 클럭의 1/2의 주파수만으로 낮은 전력소비로 같은 수준의 동작이 가능한 저전력 C2MOS 기반의 DDR CDS 카운터 및 이를 이용한 아날로그-디지털 변환 장치를 제공하기 위한 것으로서, 클럭을 입력받는 트랜지스터에 상보적 클럭에 따라 동작되는 트랜지스터를 병렬로 부가함으로써 두 트랜지스터 간의 상보적 관계로 동작하는 TSPC 플립플롭과, 상기 TSPC 플립플롭과 연결되어 상관된 이중 샘플(Correlated Double Sampling : CDS) 동작을 제공하는 임베디드(Embedded)된 BWI 셀과, 상기 TSPC 플립플롭의 1-스테이지 출력 및 상기 BWI 셀의 2-스테이지 출력을 입력으로 XOR 논리식을 수행하여 DDR(Double Data Rate) 동작으로 카운터를 구현하는 XOR 게이트를 포함하여 구성되는데 있다.
Int. CL H03K 21/17 (2015.10.30) H03M 1/12 (2015.10.30)
CPC H03K 21/17(2013.01) H03K 21/17(2013.01)
출원번호/일자 1020150131570 (2015.09.17)
출원인 연세대학교 산학협력단
등록번호/일자
공개번호/일자 10-2017-0040394 (2017.04.13) 문서열기
공고번호/일자 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2015.09.17)
심사청구항수 5

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 연세대학교 산학협력단 대한민국 서울특별시 서대문구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 채영철 대한민국 서울특별시 서대문구
2 박인준 대한민국 서울특별시 서대문구
3 조우진 대한민국 서울특별시 종로구
4 박찬민 대한민국 경기도 수원시 영통구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 정기택 대한민국 서울특별시 서초구 강남대로**길 **, *층 (반포동, 새로나빌딩)(스카이특허법률사무소)
2 오위환 대한민국 서울특별시 서초구 강남대로**길 **, *층 (반포동, 새로나빌딩)(스카이특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 연세대학교 산학협력단 서울특별시 서대문구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2015.09.17 수리 (Accepted) 1-1-2015-0905552-28
2 의견제출통지서
Notification of reason for refusal
2016.06.29 발송처리완료 (Completion of Transmission) 9-5-2016-0470960-43
3 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment
2016.08.02 수리 (Accepted) 1-1-2016-0753261-16
4 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)
2016.08.29 수리 (Accepted) 1-1-2016-0838829-54
5 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)
2016.09.28 수리 (Accepted) 1-1-2016-0941126-60
6 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)
2016.10.31 수리 (Accepted) 1-1-2016-1060131-47
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2016.11.02 수리 (Accepted) 1-1-2016-1071549-75
8 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2016.11.02 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2016-1071581-26
9 거절결정서
Decision to Refuse a Patent
2017.01.31 발송처리완료 (Completion of Transmission) 9-5-2017-0073259-33
10 [법정기간연장]기간연장(단축, 경과구제)신청서
2017.03.03 수리 (Accepted) 1-1-2017-0216247-15
11 법정기간연장승인서
2017.03.07 발송처리완료 (Completion of Transmission) 1-5-2017-0031173-89
12 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2017.04.03 수리 (Accepted) 1-1-2017-0325015-53
13 [명세서등 보정]보정서(재심사)
Amendment to Description, etc(Reexamination)
2017.04.03 보정승인 (Acceptance of amendment) 1-1-2017-0325138-60
14 등록결정서
Decision to Grant Registration
2017.05.01 발송처리완료 (Completion of Transmission) 9-5-2017-0315903-49
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
서로 다른 제 1 노드 및 제 2 노드로 구성되고, 클럭을 입력받는 트랜지스터에 상보적 클럭에 따라 동작되는 트랜지스터를 병렬로 부가함으로써 두 트랜지스터 간의 상보적 관계로 동작하는 TSPC 플립플롭과,상기 TSPC 플립플롭과 연결되어 상관된 이중 샘플(Correlated Double Sampling : CDS) 동작을 제공하는 임베디드(Embedded)된 BWI 셀과,상기 TSPC 플립플롭의 제 1 노드 출력 및 제 2 노드 출력을 입력으로 XOR 논리식을 수행하여 DDR(Double Data Rate) 동작으로 카운터를 구현하는 XOR 게이트를 포함하여 구성되는 것을 특징으로 하는 저전력 C2MOS 기반의 DDR CDS 카운터
2 2
제 1 항에 있어서, 상기 TSPC 플립플롭은서로 다른 제 1 노드 및 제 2 노드로 구성되고, 전원전압 및 제 1 노드 간에 접속되며 게이트를 통해 데이터를 입력받는 제 1 p형 트랜지스터(MP201)와, 제 1 p형 트랜지스터(MP201)와 직렬로 연결되어 제 1 노드 및 접지 간에 접속되며 게이트를 통해 데이터를 입력받는 제 1 n형 트랜지스터(MN201)와, 제 1 p형 트랜지스터(MP201) 및 제 1 n형 트랜지스터(MN201) 사이에 직렬로 연결되어 드레인단이 제 2 노드(제 2 p형 트랜지스터(MP202)의 게이트단 및 제 2 n형 트랜지스터(MN202)의 게이트단)와 연결되며, 게이트를 통해 제 1 클럭()을 입력받는 제 3 p형 트랜지스터(MP203)와, 제 3 p형 트랜지스터(MP203)와 직렬로 연결되어 드레인단이 제 2 노드(제 2 p형 트랜지스터(MP202)의 게이트단 및 제 2 n형 트랜지스터(MN202)의 게이트단)와 연결되며, 게이트를 통해 제 2 클럭()을 입력받는 제 3 n형 트랜지스터(MN203)와, 전원전압 및 제 2 노드 간에 접속되며 게이트를 통해 상기 제 1 노드의 출력 데이터를 입력받는 제 2 p형 트랜지스터(MP202)와, 제 2 p형 트랜지스터(MP202)와 직렬로 연결되어 제 2 노드 및 접지 간에 접속되며 게이트를 통해 상기 제 1 노드의 출력 데이터를 입력받는 제 2 n형 트랜지스터(MN202)와, 제 2 p형 트랜지스터(MP202) 및 제 2 n형 트랜지스터(MN202) 사이에 직렬로 연결되어 게이트를 통해 제 2 클럭()을 입력받는 제 4 p형 트랜지스터(MP204)와, 제 4 p형 트랜지스터(MP204)와 직렬로 연결되어 게이트를 통해 제 1 클럭()을 입력받는 제 4 n형 트랜지스터(MN204)로 구성되는 것을 특징으로 하는 저전력 C2MOS 기반의 DDR CDS 카운터
3 3
제 2 항에 있어서,상기 제 1 클럭() 및 제 2 클럭()은 위상이 서로 반대로 이루어지는 것을 특징으로 하는 저전력 C2MOS 기반의 DDR CDS 카운터
4 4
제 1 항에 있어서, 상기 BWI 셀은 전원전압에 소스단이 연결되고 게이트를 통해 TSPC 플립플롭의 출력신호를 입력받는 제 5 p형 트랜지스터(MP101)와, 전원전압에 소스단이 연결되고 게이트를 통해 BWIN 신호를 입력받고 상기 제 5 p형 트랜지스터(MP101)와 드레인단이 연결되는 제 6 p형 트랜지스터(MP102)와, 상기 제 5 p형 트랜지스터(MP101) 및 제 6 p형 트랜지스터(MP102)의 드레인단이 소스단에 연결되며 게이트를 통해 BWI 신호를 입력받는 제 7 p형 트랜지스터(MP103)와, 제 7 p형 트랜지스터(MP103)의 드레인단이 드레인단에 연결되며 게이트를 통해 BWD 신호를 입력받고 소스단의 출력신호를 상기 TSPC 플립플롭(200)의 입력데이터로 출력하는 제 6 n형 트랜지스터(MN103)와, 제 6 n형 트랜지스터(MN103)의 소스단이 드레인단에 연결되고 소스단이 접지에 연결되며 게이트를 통해 TSPC 플립플롭의 출력신호를 입력받는 제 5 n형 트랜지스터(MN101)와, 제 7 p형 트랜지스터(MP103)의 드레인단과 드레인단이 연결되고 소스단이 접지에 연결되며 게이트를 통해 BWI 신호를 입력받는 제 7 n형 트랜지스터(MN102)로 구성되는 것을 특징으로 하는 저전력 C2MOS 기반의 DDR CDS 카운터
5 5
아날로그-디지털 변환 장치에 있어서, 아날로그 신호와 기준 신호를 비교하여 비교기 출력신호를 발생하기 위한 비교기와, 선택 클럭을 카운팅하여 상기 아날로그 신호에 상응하는 디지털 신호를 발생하기 위한 저전력 C2MOS 기반의 DDR CDS 카운터를 포함하여 구성하고,이때, 상기 저전력 C2MOS 기반의 DDR CDS 카운터는서로 다른 제 1 노드 및 제 2 노드로 구성되고, 클럭을 입력받는 트랜지스터에 상보적 클럭에 따라 동작되는 트랜지스터를 병렬로 부가함으로써 두 트랜지스터 간의 상보적 관계로 동작하는 TSPC 플립플롭과,상기 TSPC 플립플롭과 연결되어 상관된 이중 샘플(Correlated Double Sampling : CDS) 동작을 제공하는 임베디드(Embedded)된 BWI 셀과,상기 TSPC 플립플롭의 제 1 노드 출력 및 제 2 노드 출력을 입력으로 XOR 논리식을 수행하여 DDR(Double Data Rate) 동작으로 카운터를 구현하는 XOR 게이트를 포함하여 구성되는 것을 특징으로 하는 아날로그-디지털 변환 장치
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 중소기업청 (주)오토닉스 WorldClass300프로젝트지원 비접촉 측정/검사를 위한 산업자동화용 640X480 해상도, 1,000fps의 고속 비전센서 및 ±0.5㎛ 분해능, 100㎲의 고속 변위센서 개발기술 개발
2 연세대학교 연세대학교 연세미래선도연구사업 [미래선도-챌린지] 웨어러블 기기를 위한 Always-On CMOS 이미지센서 기술