| 1 |
1
서로 마주하는 제1 면 및 제2 면을 포함하는 활성층;상기 활성층의 상기 제1 면 상에 형성되고, 상기 활성층의 상기 제1 면을 노출하는 제1 개구영역을 포함하는 캡핑층;상기 캡핑층 상에 형성된 소스 오믹 전극 및 드레인 오믹 전극;상기 활성층의 상기 제1 면 상부에 배치되고, 상기 제1 개구영역 내부에 배치된 일부를 포함하는 전면 게이트;상기 활성층의 상기 제2 면 상부에 배치되고, 상기 소스 오믹 전극 및 상기 드레인 오믹 전극 사이의 상기 활성층의 상기 제2 면을 노출하는 제2 개구영역을 포함하는 반도체 기판; 및상기 활성층의 상기 제2 면 상부에 배치되고, 상기 제2 개구영역 내부에 배치되어 상기 전면 게이트에 중첩된 후면 게이트를 포함하는 전계효과 트랜지스터
|
| 2 |
2
제 1 항에 있어서,상기 전면 게이트는 T형, Γ 형, 평면형(planar type)을 포함하는 전계효과 트랜지스터
|
| 3 |
3
제 1 항에 있어서,상기 활성층은 인듐알루미늄나이트라이드(InAlN) 및 갈륨나이트라이드(GaN)의 적층 구조, 알루미늄나이트라이드(AlN) 및 갈륨나이트라이드(GaN)의 적층 구조, 알루미늄갈륨나이트라이드(AlGaN), 알루미늄나이트라이드(AlN), 및 갈륨나이트라이드(GaN)의 적층 구조, 알루미늄갈륨아세나이드(AlGaAs) 및 갈륨아세나이드(GaAs)의 적층구조, 알루미늄갈륨아세나이드(AlGaAs) 및 인듐갈륨아세나이드(InGaAs)의 적층 구조 또는 인듐알루미늄아세나이드(InAlAs) 및 인듐갈륨아세나이드(InGaAs)의 적층 구조 중 어느 하나를 포함하고,상기 캡핑층은 갈륨나이트라이드(GaN), 알루미늄갈륨나이트라이드(AlGaN), 갈륨아세나이드(GaAs) 중 어느 하나를 포함하는 전계효과 트랜지스터
|
| 4 |
4
제 1 항에 있어서,상기 활성층의 제2 면은 상기 소스 오믹 전극 및 상기 드레인 오믹 전극 사이에 형성된 홈부를 포함하는 전계효과 트랜지스터
|
| 5 |
5
서로 마주하는 제1 면 및 제2 면을 포함하는 활성층, 상기 활성층의 상기 제1 면 상에 배치된 캡핑층, 상기 캡핑층 상에 배치된 소스 오믹 전극 및 드레인 오믹 전극, 상기 소스 오믹 전극 및 상기 드레인 오믹 전극 사이의 상기 캡핑층을 관통하여 상기 활성층의 상기 제1 면을 노출하는 제1 개구영역, 및 상기 제1 개구영역 내부에 배치된 일부를 포함하고 상기 활성층의 상기 제1 면 상에 배치된 전면 게이트를 포함하는 전면 구조를, 반도체 기판의 전면 상에 형성하는 단계;상기 전면 구조를 덮는 전면 구조 보호막 및 접착층을 순차로 형성하는 단계;상기 반도체 기판의 배면이 노출되도록 상기 접착층을 캐리어 기판에 접착하는 단계;상기 소스 오믹 전극 및 상기 드레인 오믹 전극 사이의 상기 반도체 기판의 일 영역을 식각하여 상기 활성층의 제2 면을 노출하는 제2 개구영역을 형성하는 단계; 및상기 활성층의 상기 제2 면 상부에서 상기 제2 개구영역 내부에 배치되고 상기 전면 게이트에 중첩된 후면 게이트를 형성하는 단계를 포함하는 전계효과 트랜지스터의 제조방법
|
| 6 |
6
제 5 항에 있어서,상기 전면 구조는 상기 전면 게이트와 상기 캡핑층 사이를 절연하는 절연막을 더 포함하는 전계효과 트랜지스터의 제조방법
|
| 7 |
7
제 5 항에 있어서,상기 제2 개구 영역을 형성하는 단계 이전,상기 반도체 기판의 두께를 감소시키는 단계를 더 포함하는 전계효과 트랜지스터의 제조방법
|
| 8 |
8
제 5 항에 있어서,상기 제2 개구 영역을 형성하는 단계에서 상기 활성층이 일부 두께 식각되어 상기 제2 면에 홈부가 형성되는 전계효과 트랜지스터의 제조방법
|
| 9 |
9
제 5 항에 있어서,상기 후면 게이트를 덮는 후면 게이트 보호막을 형성하는 단계;상기 후면 게이트 보호막 상에 패키지 결합용 금속층을 형성하는 단계;상기 캐리어 기판을 상기 접착층으로부터 분리하는 단계; 및상기 접착층을 제거하는 단계를 더 포함하는 전계효과 트랜지스터의 제조방법
|
| 10 |
10
제 5 항에 있어서,상기 활성층은 인듐알루미늄나이트라이드(InAlN) 및 갈륨나이트라이드(GaN)의 적층 구조, 알루미늄나이트라이드(AlN) 및 갈륨나이트라이드(GaN)의 적층 구조, 알루미늄갈륨나이트라이드(AlGaN), 알루미늄나이트라이드(AlN), 및 갈륨나이트라이드(GaN)의 적층 구조, 알루미늄갈륨아세나이드(AlGaAs) 및 갈륨아세나이드(GaAs)의 적층구조, 알루미늄갈륨아세나이드(AlGaAs) 및 인듐갈륨아세나이드(InGaAs)의 적층 구조 또는 인듐알루미늄아세나이드(InAlAs) 및 인듐갈륨아세나이드(InGaAs)의 적층 구조 중 어느 하나를 포함하고,상기 캡핑층은 갈륨나이트라이드(GaN), 알루미늄갈륨나이트라이드(AlGaN), 갈륨아세나이드(GaAs) 중 어느 하나를 포함하는 전계효과 트랜지스터의 제조방법
|
