| 1 |
1
송신신호를 입력 받아 자기간섭신호를 추정하는 자기간섭제거 회로로서, 상기 송신신호를 입력 받아 제1 지연시간만큼 지연시키는 제1 지연기, 상기 제1 지연기의 출력 신호를 입력 받아 신호를 감쇄시키는 제1 감쇄기, 상기 제1 지연기의 출력 신호를 입력 받아 제2 지연시간만큼 지연시키는 제2 지연기, 상기 제2 지연기의 출력 신호를 입력 받아 신호를 감쇄시키는 제2 감쇄기, 상기 자기간섭신호를 제거하도록, 상기 제1 및 제2 감쇄기의 감쇄 정도를 설정하는 제어부, 그리고 상기 제1 감쇄기의 출력 신호 및 상기 제2 감쇄기의 출력 신호를 결합하는 결합기를 포함하는 자기간섭제거 회로
|
| 2 |
2
제1항에 있어서, 상기 제1 지연시간과 상기 제2 지연시간은 서로 동일한 자기간섭제거 회로
|
| 3 |
3
제1항에 있어서, 제2 감쇄기로 입력되는 신호는 상기 제1 지연시간과 상기 제2 지연시간의 합에 해당하는 시간만큼 상기 송신 신호를 지연시킨 신호인 자기간섭제거 회로
|
| 4 |
4
제1항에 있어서, 상기 결합기의 출력 신호는 상기 자기간섭신호를 추정한 신호인 자기간섭제거 회로
|
| 5 |
5
제1항에 있어서, 상기 제2 지연기의 출력 신호를 입력 받아 제3 지연시간만큼 지연시키는 제3 지연기, 그리고상기 제3 지연기의 출력 신호를 입력 받아 신호를 감쇄시키는 제3 감쇄기를 더 포함하며, 상기 결합기는 상기 제1 감쇄기의 출력 신호, 상기 제2 감쇄기의 출력 신호, 그리고 상기 제3 감쇄기의 출력 신호를 결합하는 자기간섭 제거 회로
|
| 6 |
6
송신신호를 생성하는 송신기, 상기 송신신호를 안테나로 분배하고 상기 안테나를 통해 수신되는 수신신호를 수신기로 분배하는 분배기, 그리고상기 송신신호를 입력 받아, 상기 수신신호에 포함되어 있는 자기간섭신호를 추정하는 자기간섭제거 회로를 포함하며, 상기 자기간섭제거 회로는, 서로 직렬로 연결되며 상기 송신신호를 소정 시간만큼 각각 지연시키는 복수의 지연기, 그리고 상기 복수의 지연기의 출력 신호를 각각 감쇄시키는 복수의 감쇄기를 포함하는 동일대역 전이중 송수신기
|
| 7 |
7
제6항에 있어서, 상기 복수의 지연기는 제1 지연기, 그리고 제2 지연기를 포함하며, 상기 복수의 감쇄기는 제1 감쇄기, 그리고 제2 감쇄기를 포함하며, 상기 제1 지연기는 상기 송신신호를 입력 받아 제1 지연시간만큼 지연시키고, 상기 제1 감쇄기는 상기 제1 지연기의 출력 신호를 입력 받아 신호를 감쇄시키며, 상기 제2 지연기는 상기 제1 지연기의 출력 신호를 입력 받아 제2 지연시간만큼 지연시키고, 상기 제2 감쇄기는 상기 제2 지연기의 출력 신호를 입력 받아 신호를 감쇄시키는 동일대역 전이중 송수신기
|
| 8 |
8
제7항에 있어서, 상기 자기간섭제거 회로는, 상기 자기간섭신호를 제거하도록 상기 제1 및 제2 감쇄기의 감쇄 정도를 설정하는 제어부, 그리고 상기 제1 감쇄기의 출력 신호 및 상기 제2 감쇄기의 출력 신호를 결합하는 결합기를 더 포함하는 동일대역 전이중 송수신기
|
| 9 |
9
제7항에 있어서, 상기 제1 지연시간과 상기 제2 지연시간은 서로 동일한 동일대역 전이중 송수신기
|
| 10 |
10
제6항에 있어서, 상기 수신신호에서 상기 자기간섭제거 회로가 추정한 상기 자기간섭신호를 빼는 결합기를 더 포함하는 동일대역 전이중 송수신기
|
| 11 |
11
제10항에 있어서, 상기 자기간섭제거 회로는 PCB((Printed Circuit Board)의 제1 면에 배치되고, 상기 분배기 및 결합기는 상기 PCB의 제2 면에 배치되는 동일대역 전이중 송수신기
|
| 12 |
12
제11항에 있어서, 상기 제1 면은 앞면이고 상기 제2 면은 뒷면인 동일대역 전이중 송수신기
|
