| 1 |
1
N-포인트(N은 자연수)의 전병렬 고속 푸리에 변환기에 있어서:N 개의 입력 복소수 샘플들의 순서를 재정렬하는 비트 반전 정렬 블록;상기 재정렬된 복소수 샘플들을 복수의 그룹 단위로 16-포인트 고속 푸리에 변환을 수행하는 복수의 제 1 프로세서들;상기 복수의 제 1 프로세서들의 출력에 트위들 펙터를 곱하는 트위들 펙터 곱셈기;상기 트위들 펙터 곱셈기의 출력을 상기 복수의 그룹 단위로 재정렬하는 제 1 그룹 재정렬 블록;상기 제 1 그룹 재정렬 블록에 의해서 그룹화된 복소수 샘플들을 상기 복수의 그룹 단위로 16-포인트 고속 푸리에 변환을 수행하는 복수의 제 2 프로세서들; 그리고상기 제 1 그룹 재정렬 블록과 동일한 배열 기준에 따라 상기 복수의 제 2 프로세서들의 출력을 재정렬하여 출력하는 제 2 그룹 재정렬 블록을 포함하는 전병렬 고속 푸리에 변환기
|
| 2 |
2
제 1 항에 있어서,상기 비트 반전 정렬 블록은 상기 N개의 입력 복소수 샘플들의 순서를 할당하되, 상기 순서의 이진값의 비트 위치를 전환하는 방식으로 상기 순서를 재정렬하는 전병렬 고속 푸리에 변환기
|
| 3 |
3
제 1 항에 있어서,상기 복수의 제 1 프로세서들과 상기 복수의 제 2 프로세서들은 입력된 복소수 샘플들을 상기 복수의 그룹 단위로 고속 푸리에 변환 연산을 수행하는 레딕스-16 프로세서들을 포함하는 전병렬 고속 푸리에 변환기
|
| 4 |
4
제 3 항에 있어서,상기 복수의 제 1 프로세서들 및 상기 복수의 제 2 프로세서들은 각각 16개의 레딕스-16 프로세서를 포함하는 전병렬 고속 푸리에 변환기
|
| 5 |
5
제 1 항에 있어서,상기 복수의 제 1 프로세서들 또는 상기 복수의 제 2 프로세서에 포함되는 레딕스-16 프로세서는, 16개의 트위들 펙터들 중에서 트위들 펙터들 W(1), W(2), W(3), W(4), W(6), W(9)만을 복소수 곱셈 연산에 사용하는 전병렬 고속 푸리에 변환기
|
| 6 |
6
제 5 항에 있어서,상기 레딕스-16 프로세서는 트위들 펙터들 W(1), W(2), W(3), W(4), W(6), W(9)에 대한 복소수 곱셈 연산을 수행하기 위한 9개의 복소수 곱셈기를 포함하되, 상기 트위들 펙터 W(4)에 대해서는 부호 반전 연산을 통해서 복소수 곱셈기를 구현하는 전병렬 고속 푸리에 변환기
|
| 7 |
7
제 5 항에 있어서,상기 트위들 펙터들 W(1), W(3), W(9) 각각에 대한 곱셈 연산을 위해 각각 3개의 덧셈기와 3개의 상수 곱셈기가 사용되는 전병렬 고속 푸리에 변환기
|
| 8 |
8
제 5 항에 있어서,상기 트위들 펙터들 W(2), W(6) 각각에 대한 곱셈 연산을 위해 각각 2개의 덧셈기와 2개의 상수 곱셈기가 사용되는 전병렬 고속 푸리에 변환기
|
| 9 |
9
제 5 항에 있어서,상기 레딕스-16 프로세서는 트위들 펙터의 복소수 곱셈을 수행하기 위한 20개의 상수 곱셈기를 포함하는 전병렬 고속 푸리에 변환기
|
| 10 |
10
제 9 항에 있어서,상기 상수 곱셈기는 쉬프터 및 덧셈기로 구현되는 CSD(Canonical Signed Digit) 곱셈기를 포함하는 전병렬 고속 푸리에 변환기
|
| 11 |
11
제 1 항에 있어서,상기 비트 반전 정렬 블록, 상기 제 1 그룹 재정렬 블록, 그리고 상기 제 2그룹 재정렬 블록들 중 적어도 하나는 메모리의 사용없이 배선 연결 방식으로 형성되는 전병렬 고속 푸리에 변환기
|
| 12 |
12
제 1 항에 있어서,상기 포인트 수 N은 32, 64, 128, 256, 512, 1024, 2048 중 어느 하나의 길이에 대응하는 전병렬 고속 푸리에 변환기
|
