| 1 |
1
트랜지스터;네거티브 커패시턴스를 가지는 커패시터; 및상기 트랜지스터와 상기 커패시터를 전기적으로 연결하는 연결부를 포함하고,상기 커패시터는,돌출부를 구비하는 하부 전극;상기 돌출부의 측면에 배치되는 절연막;상기 돌출부 및 상기 절연막을 제외한 상기 하부 전극 상에 배치되는 강유전체층;상기 강유전체층 상에 배치되며 상기 돌출부보다 아래에 위치하는 상부 전극; 및상기 상부 전극 상에 배치되며 상기 상부 전극에 구동 전압을 인가하는 도전층을 포함하는 것인 반도체 장치
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,상기 하부 전극, 상기 상부 전극, 상기 도전층 및 상기 연결부 각각은 TiN, TaN, Pt, Au, Al 및 폴리실리콘을 포함하는 그룹으로부터 선택되는 재료를 포함하는 것인 반도체 장치
|
| 4 |
4
제1항에 있어서,상기 절연막은 SiO2, HfO2, Al2O3 및 high-k 물질을 포함하는 그룹으로부터 선택되는 재료를 포함하는 것인 반도체 장치
|
| 5 |
5
제1항에 있어서,상기 강유전체층은 P(VDF-TrFE)[poly(vinylidenefluoride-trifluoroethylene)], PZT(lead zirconate titanate), BTO(barium titanate)를 포함하는 그룹으로부터 선택되는 재료를 포함하는 것인 반도체 장치
|
| 6 |
6
제1항에 있어서,상기 연결부는 상기 돌출부와 상기 트랜지스터를 연결하는 것인 반도체 장치
|
| 7 |
7
제1항에 있어서,상기 트랜지스터는 박막 트랜지스터(thin film transistor)를 포함하는 것인 반도체 장치
|
| 8 |
8
제7항에 있어서,상기 트랜지스터는,백게이트;상기 백게이트를 덮는 게이트 절연막;상기 게이트 절연막 상에 배치되는 채널 영역; 및상기 채널 영역의 양 측면에 배치되는 소스 영역 및 드레인 영역을 포함하는 것인 반도체 장치
|
| 9 |
9
제8항에 있어서,상기 백게이트, 상기 소스 영역 및 상기 드레인 영역 각각은 TiN, TaN, Pt, Au, Al 및 폴리실리콘을 포함하는 그룹으로부터 선택되는 재료를 포함하는 것인 반도체 장치
|
| 10 |
10
제8항에 있어서,상기 게이트 절연막은 SiOx, SiNx, Si2N3, HfOx 및 AlOx(단 x는 0보다 크고 4보다 작거나 같은 실수임)를 포함하는 그룹으로부터 선택되는 재료를 포함하는 것인 반도체 장치
|
| 11 |
11
제8항에 있어서,상기 채널 영역은 IGZO(Indium Gallium Zinc Oxide), IZO(Indium Zinc Oxide) 및 ZnO를 포함하는 그룹으로부터 선택되는 재료를 포함하는 것인 반도체 장치
|
| 12 |
12
제8항에 있어서,상기 연결부는 상기 돌출부와 상기 백게이트를 연결하는 것인 반도체 장치
|
| 13 |
13
제1항에 있어서,상기 트랜지스터는,백게이트;상기 백게이트를 덮는 게이트 절연막;상기 게이트 절연막 상에 배치되는 채널 영역; 및상기 채널 영역의 양 측면에 배치되는 소스 영역 및 드레인 영역을 포함하는 것인 반도체 장치
|
| 14 |
14
제13항에 있어서,상기 연결부는 상기 돌출부와 상기 백게이트를 연결하는 것인 반도체 장치
|
| 15 |
15
제1항에 있어서,상기 트랜지스터는 상기 커패시터와 평행하게 배치되는 것인 반도체 장치
|
| 16 |
16
복수의 트랜지스터;네거티브 커패시턴스를 가지는 커패시터; 및상기 복수의 트랜지스터와 상기 커패시터를 전기적으로 연결하는 연결부를 포함하고,상기 연결부는 상기 커패시터로부터의 전압을 상기 복수의 트랜지스터 중 적어도 하나로 인가하는 디코딩부를 포함하는 것인 반도체 장치
|
| 17 |
17
삭제
|
| 18 |
18
제16항에 있어서,상기 커패시터는,돌출부를 구비하는 하부 전극;상기 돌출부의 측면에 배치되는 절연막;상기 돌출부 및 상기 절연막을 제외한 상기 하부 전극 상에 배치되는 강유전체층;상기 강유전체층 상에 배치되며 상기 돌출부보다 아래에 위치하는 상부 전극; 및상기 상부 전극 상에 배치되며 상기 상부 전극에 구동 전압을 인가하는 도전층을 포함하는 것인 반도체 장치
|
| 19 |
19
제18항에 있어서,상기 하부 전극, 상기 상부 전극, 상기 도전층 및 상기 연결부 각각은 TiN, TaN, Pt, Au, Al 및 폴리실리콘을 포함하는 그룹으로부터 선택되는 재료를 포함하는 것인 반도체 장치
|
| 20 |
20
제18항에 있어서,상기 절연막은 SiO2, HfO2, Al2O3 및 high-k 물질을 포함하는 그룹으로부터 선택되는 재료를 포함하는 것인 반도체 장치
|
| 21 |
21
제18항에 있어서,상기 강유전체층은 P(VDF-TrFE), PZT, BTO를 포함하는 그룹으로부터 선택되는 재료를 포함하는 것인 반도체 장치
|
| 22 |
22
제18항에 있어서,상기 연결부는 상기 돌출부와 상기 복수의 트랜지스터를 연결하는 것인 반도체 장치
|
| 23 |
23
제16항에 있어서,상기 복수의 트랜지스터 각각은 박막 트랜지스터를 포함하는 것인 반도체 장치
|
| 24 |
24
제23항에 있어서,상기 복수의 트랜지스터 각각은,백게이트;상기 백게이트를 덮는 게이트 절연막;상기 게이트 절연막 상에 배치되는 채널 영역; 및상기 채널 영역의 양 측면에 배치되는 소스 영역 및 드레인 영역을 포함하는 것인 반도체 장치
|
| 25 |
25
제24항에 있어서,상기 백게이트, 상기 소스 영역 및 상기 드레인 영역 각각은 TiN, TaN, Pt, Au, Al 및 폴리실리콘을 포함하는 그룹으로부터 선택되는 재료를 포함하는 것인 반도체 장치
|
| 26 |
26
제24항에 있어서,상기 게이트 절연막은 SiOx, SiNx, Si2N3, HfOx 및 AlOx(단 x는 0보다 크고 4보다 작거나 같은 실수임)를 포함하는 그룹으로부터 선택되는 재료를 포함하는 것인 반도체 장치
|
| 27 |
27
제24항에 있어서,상기 채널 영역은 IGZO, IZO 및 ZnO를 포함하는 그룹으로부터 선택되는 재료를 포함하는 것인 반도체 장치
|
| 28 |
28
삭제
|
| 29 |
29
제18항에 있어서,상기 복수의 트랜지스터 각각은,백게이트;상기 백게이트를 덮는 게이트 절연막;상기 게이트 절연막 상에 배치되는 채널 영역; 및상기 채널 영역의 양 측면에 배치되는 소스 영역 및 드레인 영역을 포함하는 것인 반도체 장치
|
| 30 |
30
제29항에 있어서,상기 연결부는 상기 돌출부와 상기 복수의 트랜지스터 각각의 백게이트를 연결하는 것인 반도체 장치
|
| 31 |
31
제16항에 있어서,상기 복수의 트랜지스터 각각은 상기 커패시터와 평행하게 배치되는 것인 반도체 장치
|
