| 1 |
1
RF 입력신호를 정해진 샘플링 클럭으로 샘플링하여, I1 샘플링 신호 및 I2 샘플링 신호와, Q1 샘플링 신호 및 Q2 샘플링 신호를 생성하여 전체 4채널로 출력하되, 상기 I1 샘플링 신호 및 I2 샘플링 신호간의 샘플링 간격은 두 개의 샘플링 클럭 신호를 가지며, 상기 Q1 샘플링 신호 및 Q2 샘플링 신호간의 샘플링 간격은 두 개의 샘플링 클럭 신호를 갖는 A/D 컨버터;상기 I1 샘플링 신호 및 I2 샘플링 신호의 데이터량을 감소시켜 I 샘플링 신호로 출력하며, Q1 샘플링 신호 및 Q2 샘플링 신호의 데이터량을 감소시켜 Q 샘플링 신호로 출력하는 신호처리 FPGA; 및상기 I 샘플링 신호와 Q 샘플링 신호를 고속 퓨리에 변환하는 FFT 모듈;FFT 변환된 값을 컴퓨터로 업로드하는 업로드 모듈;를 포함하며, 상기 신호처리 FPGA는,미리 설정된 정해진 주기 동안에서의 I 샘플링 합산 신호를 산출한 후, 각 I 샘플링 합산 신호를 모두 더하여 이들의 평균값인 I 누적 평균값을 산출하고, I 누적 평균값과 (N)번째 샘플링 클럭에서의 I 샘플링 합산 신호와의 차이값을 산출하여 (N)번째 샘플링 클럭에서의 데이터량 감소된 I 샘플링 신호로 출력하며,미리 설정된 정해진 주기 동안에서의 Q 샘플링 합산 신호를 산출한 후, 각 Q 샘플링 합산 신호를 모두 더하여 이들의 평균값인 Q 누적 평균값을 산출하고, Q 누적 평균값과 (N+1)번째 샘플링 클럭에서의 Q 샘플링 합산 신호간의 차이값을 산출하여 (N+1)번째 샘플링 클럭에서의 데이터량 감소된 Q 샘플링 신호로 출력함을 특징으로 하는 CW 레이더의 도플러 주파수를 검지하는 SDR 수신기
|
| 2 |
2
청구항 1에 있어서, 상기 A/D 컨버터는,외부로부터 제공되는 샘플링 클럭에 따라 상기 RF 입력신호를 N번째 클럭마다 샘플링하여 I1 샘플링 신호를 생성하며, 상기 샘플링 클럭에 따라 상기 RF 입력신호를 N+1번째 클럭마다 샘플링하여 Q1 샘플링 신호를 생성하며, 상기 샘플링 클럭에 따라 상기 RF 입력신호를 N+2번째 클럭마다 샘플링하여 I2 샘플링 신호를 생성하며, 상기 샘플링 클럭에 따라 상기 RF 입력신호를 N+3번째 클럭마다 샘플링하여 Q2 샘플링 신호를 생성함을 특징으로 하는 CW 레이더의 도플러 주파수를 검지하는 SDR 수신기
|
| 3 |
3
청구항 2에 있어서, 상기 샘플링 클럭은,RF 입력신호의 주파수 크기의 80%의 주파수 크기를 가지는 클럭임을 특징으로 하는 CW 레이더의 도플러 주파수를 검지하는 SDR 수신기
|
| 4 |
4
청구항 2에 있어서, 상기 신호처리 FPGA는,(N+2)번째 샘플링 클럭에서 샘플링된 I2 샘플링 신호를 (N)번째 샘플링 클럭에서 샘플링된 I1 샘플링 신호와 더하여 N번째 샘플링 클럭에서의 I 샘플링 합산 신호로 결정하고, 각 I 샘플링 합산 신호를 모두 더하여 이들의 평균값인 I 누적 평균값을 산출하고, I 누적 평균값과 (N)번째 샘플링 클럭에서의 I 샘플링 합산 신호와의 차이값을 산출하여 (N)번째 샘플링 클럭에서의 I 샘플링 신호로 출력하며,(N+3)번째 샘플링 클럭에서 샘플링된 Q2 샘플링 신호를 (N+1)번째 샘플링 클럭에서 샘플링된 Q1 샘플링 신호와 더하여 (N+1)번째 샘플링 클럭에서의 Q 샘플링 합산 신호로 결정하고, 각 Q 샘플링 합산 신호를 모두 더하여 이들의 평균값인 Q 누적 평균값을 산출하고, Q 누적 평균값과 (N+1)번째 샘플링 클럭에서의 Q 샘플링 합산 신호간의 차이값을 산출하여 (N+1)번째 샘플링 클럭에서의 Q 샘플링 신호로 출력함을 특징으로 하는 CW 레이더의 도플러 주파수를 검지하는 SDR 수신기
|
| 5 |
5
RF 입력신호를 정해진 샘플링 클럭으로 샘플링하여, I1 샘플링 신호 및 I2 샘플링 신호와, Q1 샘플링 신호 및 Q2 샘플링 신호를 생성하여 전체 4채널로 출력하되, 상기 I1 샘플링 신호 및 I2 샘플링 신호간의 샘플링 간격은 두 개의 샘플링 클럭 신호를 가지며, 상기 Q1 샘플링 신호 및 Q2 샘플링 신호간의 샘플링 간격은 두 개의 샘플링 클럭 신호를 갖는 샘플링 과정;상기 I1 샘플링 신호 및 I2 샘플링 신호의 데이터량을 감소시켜 I 샘플링 신호로 출력하는 I 샘플링 신호 출력 과정;Q1 샘플링 신호 및 Q2 샘플링 신호의 데이터량을 감소시켜 Q 샘플링 신호로 출력하는 Q 샘플링 신호 출력 과정; 및상기 I 샘플링 신호와 Q 샘플링 신호를 고속 퓨리에 변환하여, FFT 변환된 값을 컴퓨터로 업로드하는 과정;을 포함하며,상기 I 샘플링 신호 출력 과정은, 미리 설정된 정해진 주기 동안에서의 I 샘플링 합산 신호를 산출한 후, 각 I 샘플링 합산 신호를 모두 더하여 이들의 평균값인 I 누적 평균값을 산출하고, I 누적 평균값과 (N)번째 샘플링 클럭에서의 I 샘플링 합산 신호와의 차이값을 산출하여 (N)번째 샘플링 클럭에서의 데이터량 감소된 I 샘플링 신호를 출력하며, 상기 Q 샘플링 신호 출력 과정은, 미리 설정된 정해진 주기 동안에서의 Q 샘플링 합산 신호를 산출한 후, 각 Q 샘플링 합산 신호를 모두 더하여 이들의 평균값인 Q 누적 평균값을 산출하고, Q 누적 평균값과 (N+1)번째 샘플링 클럭에서의 Q 샘플링 합산 신호간의 차이값을 산출하여 (N+1)번째 샘플링 클럭에서의 데이터량 감소된 Q 샘플링 신호로 출력함을 특징으로 하는 CW 레이더의 도플러 주파수를 검지하는 SDR 수신기의 구동 방법
|
| 6 |
6
청구항 5에 있어서, 상기 샘플링 과정은,외부로부터 제공되는 샘플링 클럭에 따라 상기 RF 입력신호를 N번째 클럭마다 샘플링하여 I1 샘플링 신호를 생성하며, 상기 샘플링 클럭에 따라 상기 RF 입력신호를 N+1번째 클럭마다 샘플링하여 Q1 샘플링 신호를 생성하며, 상기 샘플링 클럭에 따라 상기 RF 입력신호를 N+2번째 클럭마다 샘플링하여 I2 샘플링 신호를 생성하며, 상기 샘플링 클럭에 따라 상기 RF 입력신호를 N+3번째 클럭마다 샘플링하여 Q2 샘플링 신호를 생성함을 특징으로 하는 특징으로 하는 CW 레이더의 도플러 주파수를 검지하는 SDR 수신기의 구동 방법
|
| 7 |
7
청구항 6에 있어서, 상기 I 샘플링 신호 출력 과정은,(N+2)번째 샘플링 클럭에서 샘플링된 I2 샘플링 신호를 (N)번째 샘플링 클럭에서 샘플링된 I1 샘플링 신호와 더하여 N번째 샘플링 클럭에서의 I 샘플링 합산 신호로 결정하는 과정;각 I 샘플링 합산 신호를 모두 더하여 이들의 평균값인 I 누적 평균값을 산출하는 과정; 및I 누적 평균값과 (N)번째 샘플링 클럭에서의 I 샘플링 합산 신호와의 차이값을 산출하여 (N)번째 샘플링 클럭에서의 I 샘플링 신호로 출력하는 과정;을 포함하는 CW 레이더의 도플러 주파수를 검지하는 SDR 수신기의 구동 방법
|
| 8 |
8
청구항 6에 있어서, 상기 Q 샘플링 신호 출력 과정은,(N+3)번째 샘플링 클럭에서 샘플링된 Q2 샘플링 신호를 (N+1)번째 샘플링 클럭에서 샘플링된 Q1 샘플링 신호와 더하여 (N+1)번째 샘플링 클럭에서의 Q 샘플링 합산 신호로 결정하는 과정;각 Q 샘플링 합산 신호를 모두 더하여 이들의 평균값인 Q 누적 평균값을 산출하는 과정; 및Q 누적 평균값과 (N+1)번째 샘플링 클럭에서의 Q 샘플링 합산 신호간의 차이값을 산출하여 (N+1)번째 샘플링 클럭에서의 Q 샘플링 신호로 출력함을 특징으로 하는 CW 레이더의 도플러 주파수를 검지하는 SDR 수신기의 구동 방법
|
