기술이전플랫폼 Tech-Bridge-이전대상기술

맞춤기술찾기

홈으로 가기

맞춤기술찾기

이전대상기술

프린트하기

이전대상기술

실리콘 나노와이어에 게르마늄 채널을 갖는 트랜지스터 및 그 제조방법(TRANSISTOR HAVING GERMANIUM CHANNEL ON SILICON NANOWIRE AND FABRICATION METHOD THEREOF)

기술번호 : KST2017009141
담당센터 : 인천기술혁신센터
전화번호 : 032-420-3580

상담신청 PDF 받기

상세정보
공개전문
공고전문
등록사항
통합행정정보
기술정보
과제정보
관련기술
심판사항

서지정보
인명정보
행정처리
청구항
지정국
패밀리정보
국가R&D 연구정보

이전 슬라이드 보기 다음 슬라이드 보기

요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약	본 발명은 실리콘 나노와이어를 코어 영역으로 두고, 상기 코어 영역을 감싸며 게르마늄 채널, 게이트 절연막 및 게이트가 형성되도록 함으로써, 실리콘 코어 영역과 게르마늄 채널의 가전자대 에너지 오프셋으로 게르마늄 채널에 HHMT의 캐리어인 정공을 가둘 수 있는 전위우물을 형성할 수 있고, 게르마늄 채널에 대한 게이트의 장악력을 극대화할 수 있으며, 게르마늄 채널과 게이트 절연막을 하나의 공정으로 동시에 형성하여 공정을 단순화시킬 수 있는 트랜지스터 및 그 제조방법을 제공한다.
Int. CL	H01L 29/778 (2015.12.20) H01L 29/66 (2015.12.20) H01L 21/02 (2015.12.20) H01L 29/267 (2015.12.20)
CPC	H01L 29/7782(2013.01) H01L 29/7782(2013.01) H01L 29/7782(2013.01) H01L 29/7782(2013.01) H01L 29/7782(2013.01) H01L 29/7782(2013.01) H01L 29/7782(2013.01)
출원번호/일자	1020150156652 (2015.11.09)
출원인	가천대학교 산학협력단
등록번호/일자
공개번호/일자	10-2017-0054006 (2017.05.17) 문서열기
공고번호/일자	문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태	등록
심사진행상태	수리
심판사항
구분	신규
원출원번호/일자
관련 출원번호
심사청구여부/일자	Y (2015.11.09)
심사청구항수	17

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호	이름	국적	주소
1	가천대학교 산학협력단	대한민국	경기도 성남시 수정구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호	이름	국적	주소
1	조성재	대한민국	서울특별시 강남구
2	윤민아	대한민국	경기도 광주시 포돌이로**번

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호	이름	국적	주소
1	권오준	대한민국	서울특별시 강남구 테헤란로 **, 성지하이츠차 ****호 (역삼동)(소중한특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호	이름	국적	주소
1	가천대학교 산학협력단		경기도 성남시 수정구

번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호	서류명	접수/발송일자	처리상태	접수/발송번호
1	[특허출원]특허출원서 [Patent Application] Patent Application	2015.11.09	수리 (Accepted)	1-1-2015-1088134-94
2	의견제출통지서 Notification of reason for refusal	2016.11.19	발송처리완료 (Completion of Transmission)	9-5-2016-0834381-55
3	[거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)	2017.01.10	수리 (Accepted)	1-1-2017-0028965-68
4	[명세서등 보정]보정서 [Amendment to Description, etc.] Amendment	2017.01.10	보정승인간주 (Regarded as an acceptance of amendment)	1-1-2017-0028931-16
5	등록결정서 Decision to grant	2017.05.30	발송처리완료 (Completion of Transmission)	9-5-2017-0378222-75

번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호	청구항
1	1 실리콘 나노와이어;상기 실리콘 나노와이어를 감싸며 형성된 액티브 영역;상기 액티브 영역을 감싸며 형성된 게이트 절연막; 및상기 게이트 절연막을 감싸며 형성된 게이트를 포함하여 구성되되,상기 액티브 영역은 상기 실리콘 나노와이어를 둘러싸는 실리콘 게르마늄층과, 상기 실리콘 게르마늄층을 둘러싸는 게르마늄층으로 구성된 것이고,상기 게이트 절연막은 실리콘 산화막인 것을 특징으로 하는 트랜지스터
2	2 제 1 항에 있어서,상기 게이트의 양 측면에는 상기 액티브 영역을 감싸며 소스 및 드레인 전극이 각각 형성된 것을 특징으로 하는 트랜지스터
3	3 제 2 항에 있어서,상기 액티브 영역 중 상기 소스 및 드레인 전극이 감싸는 부분에는 소스 및 드레인 영역이 형성되고,상기 액티브 영역 중 상기 소스/드레인 영역을 제외한 나머지 부분은 바디 또는 채널영역으로 형성된 것을 특징으로 하는 트랜지스터
4	4 제 3 항에 있어서,상기 소스 및 드레인 영역에는 p형 불순물이 1016~1019/cm3 농도로 도핑 되고,상기 채널영역은 불순물이 도핑되지 않거나 n형 불순물이 1018/cm3 이하의 농도로 도핑된 것을 특징으로 하는 트랜지스터
5	5 제 1 항에 있어서,상기 액티브 영역의 양단에 소스 및 드레인 전극이 각각 형성된 것을 특징으로 하는 트랜지스터
6	6 제 5 항에 있어서,상기 액티브 영역의 양단에 소스 및 드레인 영역이 형성되고,상기 소스 및 드레인 전극은 상기 소스 및 드레인 영역에 각각 접하며 형성된 것을 특징으로 하는 트랜지스터
7	7 제 6 항에 있어서,상기 소스 및 드레인 영역에는 p형 불순물이 1016~1019/cm3 농도로 도핑 되고,상기 액티브 영역 중 상기 소스/드레인 영역을 제외한 나머지 부분에는 불순물이 도핑되지 않거나 n형 불순물이 1018/cm3 이하의 농도로 도핑된 것을 특징으로 하는 트랜지스터
8	8 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,상기 액티브 영역, 상기 게이트 절연막 및 상기 게이트는 각각 원통형으로 감싸는 것을 특징으로 하는 트랜지스터
9	9 제 8 항에 있어서,상기 액티브 영역은 1~5 nm의 두께로 형성된 것을 특징으로 하는 트랜지스터
10	10 삭제
11	11 제 1 항에 있어서,상기 게르마늄층의 두께는 1~5 nm인 것을 특징으로 하는 트랜지스터
12	12 실리콘 나노와이어를 준비하는 제 1 단계;상기 실리콘 나노와이어를 감싸며 실리콘 게르마늄층을 형성하는 제 2 단계;산화공정을 통해 상기 실리콘 게르마늄층에서 실리콘만 선택적으로 산화시켜 게르마늄 함량이 높은 액티브 영역과 실리콘 산화막을 동시에 형성하는 제 3 단계; 및상기 실리콘 산화막을 감싸며 게이트를 형성하는 제 4 단계를 포함하여 구성된 것을 특징으로 하는 트랜지스터의 제조방법
13	13 제 12 항에 있어서,상기 액티브 영역은 상기 산화공정으로 응축된 게르마늄층으로 형성되는 것을 특징으로 하는 트랜지스터의 제조방법
14	14 제 13 항에 있어서,상기 제 3 단계는 상기 실리콘 산화막을 식각하여 게이트 절연막으로 형성하는 공정을 더 포함하는 것을 특징으로 하는 트랜지스터의 제조방법
15	15 제 14 항에 있어서,상기 제 3 단계는 상기 실리콘 산화막을 식각하여 상기 실리콘 나노와이어의 양 측에 상기 게르마늄층이 드러나게 식각하여 소스 및 드레인 컨택부를 형성하는 공정을 더 포함하고,상기 제 4 단계는 상기 게이트와 함께 상기 소스 및 드레인 컨택부에 소스 및 드레인 전극을 동시에 형성하는 것을 특징으로 하는 트랜지스터의 제조방법
16	16 제 14 항에 있어서,상기 제 4 단계는 상기 게이트와 함께 상기 게르마늄층의 양단에 소스 및 드레인 전극을 동시에 형성하는 것을 특징으로 하는 트랜지스터의 제조방법
17	17 제 14 항에 있어서,상기 제 4 단계는 상기 게이트를 형성한 후 이온주입공정을 더 진행하여 상기 액티브 영역의 양단에 소스 및 드레인 영역을 형성하는 것을 특징으로 하는 트랜지스터의 제조방법
18	18 제 12 항 내지 제 17 항 중 어느 한 항에 있어서,상기 액티브 영역, 상기 실리콘 산화막 및 상기 게이트는 각각 원통형으로 감싸며 형성되는 것을 특징으로 하는 트랜지스터의 제조방법

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번	패밀리번호	국가코드	국가명	종류
1	US09935189	US	미국	FAMILY
2	US20170133495	US	미국	FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번	패밀리번호	국가코드	국가명	종류
1	US2017133495	US	미국	DOCDBFAMILY
2	US9935189	US	미국	DOCDBFAMILY

순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번	연구부처	주관기관	연구사업	연구과제
1	미래창조과학부	가천대학교 산학협력단	신진연구지원사업	GeSn을 소스 접합 물질로 하는 터널링 전계효과 트랜지스터: 전자 및 광학 소자 응용

본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.

번호, 서류명, 접수/발송일자, 처리상태, 접수/발송번호의 정보를 제공하는 이전대상기술 뷰 페이지 통합행정정보 > 등록료란 표입니다.
번호	서류명	접수/발송일자	처리상태	접수/발송번호
1	[특허출원]특허출원서	2015.11.09	수리 (Accepted)	1-1-2015-1088134-94
2	의견제출통지서	2016.11.19	발송처리완료 (Completion of Transmission)	9-5-2016-0834381-55
3	[거절이유 등 통지에 따른 의견]의견(답변, 소명)서	2017.01.10	수리 (Accepted)	1-1-2017-0028965-68
4	[명세서등 보정]보정서	2017.01.10	보정승인간주 (Regarded as an acceptance of amendment)	1-1-2017-0028931-16
5	등록결정서	2017.05.30	발송처리완료 (Completion of Transmission)	9-5-2017-0378222-75


과제고유번호	1711024889
세부과제번호	2014R1A1A1003644
연구과제명	GeSn을 소스 접합 물질로 하는 터널링 전계효과 트랜지스터: 전자 및 광학 소자 응용
성과구분	출원
부처명	미래창조과학부
연구관리전문기관명
연구주관기관명
성과제출연도	2015
연구기간	201405~201704
기여율	1
연구개발단계명	기초연구
6T분류명	NT(나노기술)

특허성과

[1020150156652]	실리콘 나노와이어에 게르마늄 채널을 갖는 트랜지스터 및 그 제조방법(TRANSISTOR HAVING GERMANIUM CHANNEL ON SILICON NANOWIRE AND FABRICATION METHOD THEREOF)	새창보기
[1020150123246]	초박막 저결정성 실리콘 채널을 갖는 무접합 전계효과 트랜지스터 및 그 제조방법(JUNCTIONLESS FIELD-EFFECT TRANSISTOR HAVING ULTRA-THIN LOW-CRYSTALLINE-SILICON CHANNEL AND FABRICATION METHOD THEREOF)	새창보기

중요키워드

이전대상기술 뷰 페이지 관련기술 표
[KST2018002059][가천대학교]	벌크 실리콘 기반의 실리콘 게르마늄 ｐ-채널 삼중 게이트 트랜지스터 및 그 제조방법(SiGe P-CHANNEL TRI-GATE TRANSISTOR BASED ON BULK SILICON AND FABRICATION METHOD THEREOF)	새창보기
[KST2019017036][가천대학교]	폴리실리콘 기반의 1T 디램 셀 소자 및 그 제조방법	새창보기
[KST2019037187][가천대학교]	SiGe 양자우물 구조를 갖는 지능형 반도체소자	새창보기
[KST2015208182][가천대학교]	광섬유 탐침 제조 방법 및 장치	새창보기
[KST2021011579][가천대학교]	실리콘게르마늄 쉘 채널을 갖는 반도체 소자의 제조방법 및 이에 의해 제조된 반도체 소자	새창보기
[KST2018005385][가천대학교]	반도체 메모리 소자 및 그 제조 방법(SEMICONDUCTOR MEMORY DEVICE AND FABRICATION METHOD THEREOF)	새창보기
[KST2017009755][가천대학교]	그래핀 양자링 및 열가수분해 공정을 이용한 그래핀 양자링의 제조방법(Graphene quantum ring and manufacturing method of graphene quantum ring by a thermal hydrolysis process)	새창보기
[KST2015208409][가천대학교]	이종 접합 계면에서 생성된 2차원 전자 가스의 전기전도도 제어 방법	새창보기
[KST2019017516][가천대학교]	핀펫 구조를 갖는 폴리실리콘 기반의 1T 디램 셀 소자 및 그 제조방법	새창보기
[KST2015137442][가천대학교]	실리콘 집적가능한 게르마늄 기반의 높은 정공이동도를 갖는 트랜지스터	새창보기
[KST2018005387][가천대학교]	반도체 메모리 소자 및 그 제조 방법(Semiconductor memory device and method of fabricating of the same)	새창보기
[KST2018009999][가천대학교]	발광 트랜지스터 및 이의 제조 방법	새창보기
[KST2018002173][가천대학교]	웨이퍼 표면 가공방법(Texturing method for wafer surface)	새창보기

의뢰할 수요기술을 선택합니다

담당자명, 주소, 이메일, 연락처, 내용, 파일선택의 정보를 제공하는 도입희망기술 뷰 페이지 의뢰하기 입력표입니다.
담당자명		활동구분※필수입력항목
이메일		연락처	- -
내용
파일선택	파일선택