| 1 |
1
제1 금속으로 형성된 제1 금속층 및 상기 제1 금속층의 일면 상에 배치되고 상기 제1 금속의 양극산화물로 형성된 제1 유전체층을 각각 구비하는 복수의 제1 박막 구조체들; 및 상기 제1 금속과 다른 제2 금속으로 형성된 제2 금속층 및 상기 제2 금속층의 일면 상에 배치되고 상기 제2 금속의 양극산화물로 형성된 제2 유전체층을 각각 구비하는 복수의 제2 박막 구조체들을 포함하고, 상기 제1 유전체층 상에 상기 제2 금속층이 배치되고 상기 제2 유전체층 상에 상기 제1 금속층이 배치되도록 상기 제1 및 제2 박막 구조체들이 교대로 적층된 커패시터 적층 구조체;상기 제1 금속층, 상기 제1 유전체층, 상기 제2 금속층 및 상기 제2 유전체층의 측면들에 의해 형성되는 상기 커패시터 적층 구조체의 측면들 중 제1 측면 상에 배치되고, 상기 제1 금속층들과 접촉하는 제1 공통전극; 및상기 커패시터 적층 구조체의 측면들 중 상기 제1 측면과 이격된 제2 측면 상에 배치되고, 상기 제2 금속층들과 접촉하는 제2 공통전극을 포함하고,상기 제1 측면에서는 상기 제1 금속층들이 상기 제2 금속층들에 비해 돌출되며, 상기 제2 측면에서는 상기 제2 금속층들이 상기 제1 금속층들에 비해 돌출된 것을 특징으로 하는 적층 커패시터
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서, 상기 제1 및 제2 금속층들과 상기 제1 및 제2 유전체층들 각각은 서로 대향하는 제1 및 제2 모서리와 이들을 연결하는 제3 모서리 및 제4 모서리를 포함하는 사각형 평면 형상을 갖고,상기 제1 및 제2 유전체층들의 제1 모서리들 및 상기 제1 금속층들의 제1 모서리들은 가상의 제1 평면에 위치하고,상기 제1 및 제2 유전체층들의 제2 모서리들 및 상기 제2 금속층들의 제2 모서리들은 상기 제1 평면에 평행하고 이와 이격된 가상의 제2 평면에 위치하고,상기 제1 금속층들의 제2 모서리들은 상기 제1 평면과 상기 제2 평면 사이에 위치하고 이들과 평행한 가상의 제3 평면에 위치하며,상기 제2 금속층들의 제1 모서리들은 상기 제1 평면과 상기 제3 평면 사이에 위치하고 이들과 평행한 가상의 제4 평면에 위치하는 것을 특징으로 하는 적층 커패시터
|
| 5 |
5
제1항에 있어서, 상기 제1 측면에는 상기 제1 유전체층과 상기 제2 유전체층 사이에 함몰된 상기 제1 금속층들에 의해 제1 트렌치들이 형성되고, 상기 제2 측면에는 상기 제1 유전체층과 상기 제2 유전체층 사이에 함몰된 상기 제2 금속층들에 의해 제2 트렌치들이 형성되며,상기 제1 트렌치들 및 상기 제2 트렌치들에는 절연물질이 충진된 것을 특징으로 하는 적층 커패시터
|
| 6 |
6
제1항에 있어서, 상기 커패시터 적층 구조체를 지지하는 기판을 더 포함하고,상기 기판은 절연성 물질로 형성된 것을 특징으로 하는 적층 커패시터
|
| 7 |
7
제1항에 있어서, 상기 커패시터 적층 구조체의 최상부층에는 상기 제1 유전체층 및 상기 제2 유전체층 중 하나가 배치되고,상기 제1 공통전극 및 상기 제2 공통전극은 상기 커패시터 적층 구조체의 최상부층과 접촉하는 것을 특징으로 하는 적층 커패시터
|
| 8 |
8
기판 상에 제1 금속층, 제1 유전체층, 제2 금속층 및 제2 유전체층이 순차적으로 그리고 복수회 적층된 제1 커패시터 적층 구조체를 형성하는 단계; 상기 제1 커패시터 적층 구조체의 제1 측면에서 상기 제2 금속층들을 제1 깊이만큼 선택적으로 식각하고, 상기 제1 측면에 대향하는 상기 제1 커패시터 적층 구조체의 제2 측면에서 상기 제1 금속층들을 제2 깊이만큼 선택적으로 식각하여 제2 커패시터 적층 구조체를 형성하는 단계; 및상기 제2 커패시터 적층 구조체의 제1 측면 상에 상기 제1 금속층들과 접촉하는 제1 공통전극을 형성하고, 상기 제2 커패시터 적층 구조체의 제2 측면 상에 상기 제2 금속층들과 접촉하는 제2 공통전극을 형성하는 단계를 포함하고,상기 제1 커패시터 적층 구조체를 형성하는 단계는,(a) 상기 기판 상에 제1 금속으로 이루어진 제1 금속 박막을 형성하는 단계; (b) 상기 제1 금속 박막을 양극산화시킴으로써 상기 제1 금속의 산화물로 이루어지고 상기 제1 금속 박막의 표면을 피복하는 제1 유전체 피막을 형성하는 단계; (c) 상기 제1 유전체 피막 상에 상기 제1 금속과 다른 제2 금속으로 이루어진 제2 금속 박막을 형성하는 단계; (d) 상기 제2 금속 박막을 양극산화시킴으로써 상기 제2 금속의 산화물로 이루어지고 상기 제2 금속 박막의 표면을 피복하는 제2 유전체 피막을 형성하는 단계; (e) 상기 제2 유전체 피막 상에 상기 (a)와 (b) 단계 및 (c)와 (d) 단계를 순차적으로 그리고 복수회 수행하는 단계; 및 (f) 상기 (a) 내지 (e) 단계에 의해 형성된 적층체의 상부에 기 설정된 형상의 마스크를 형성한 후 이방성 식각을 통하여 상기 적층체 중 상기 마스크에 의해 마스킹되지 않은 부분을 제거하는 단계를 포함하고,상기 제1 금속층들에 대한 선택적인 식각은 상기 제1 금속과 상기 제2 금속 중 상기 제1 금속만을 선택적으로 제거할 수 있는 제1 에천트를 이용한 습식 또는 건식 식각 공정을 통해 수행되며,상기 제2 금속층들에 대한 선택적인 식각은 상기 제1 금속과 상기 제2 금속 중 상기 제2 금속만을 선택적으로 제거할 수 있는 제2 에천트를 이용한 습식 또는 건식 식각 공정을 통해 수행되는 것을 특징으로 하는 적층 커패시터의 제조방법
|
| 9 |
9
삭제
|
| 10 |
10
제8항에 있어서, 상기 제1 금속층 및 상기 제2 금속층은 밸브 금속들(valve metals) 중에서 선택된 서로 다른 상기 제1 금속 및 상기 제2 금속으로 각각 형성되는 것을 특징으로 하는 적층 커패시터의 제조방법
|
| 11 |
11
삭제
|
| 12 |
12
제8항에 있어서, 상기 제1 및 제2 공통전극을 형성하기 전에, 상기 제1 금속층들의 선택적 식각에 의해 형성된 제1 트렌치들와 상기 제2 금속층들의 선택적 식각에 의해 형성된 제2 트렌치들을 절연물질로 충진하는 단계를 더 포함하는 것을 특징으로 하는 적층 커패시터의 제조방법
|
