1 |
1
트랜지스터에 전압을 인가하는 인가부;상기 전압이 인가된 트랜지스터의 온 저항을 측정하는 측정부; 및상기 온 저항을 기초로, 상기 트랜지스터의 고장을 예지하는 예지부;를 포함하는 것을 특징으로 하는 고장 예지 시스템
|
2 |
2
청구항 1에 있어서,상기 트랜지스터의 전압과 상기 트랜지스터의 전압은,시간의 경과에 따라 크기가 반대로 변하는 패턴을 나타내는 것을 특징으로 하는 고장 예지 시스템
|
3 |
3
청구항 1에 있어서,상기 예지부는,상기 온 저항에 따른 잔여 수명이 매칭된 테이블, DB 및 관계식 중 적어도 하나를 참조하여, 상기 트랜지스터의 고장을 예지하는 것을 특징으로 하는 고장 예지 시스템
|
4 |
4
청구항 1에 있어서,고장 예지 결과를 출력하는 출력부;를 더 포함하는 것을 특징으로 하는 고장 예지 시스템
|
5 |
5
청구항 1에 있어서,상기 온 저항은,상기 트랜지스터의 C-E간 온 저항이고,상기 트랜지스터는,IGBT(Insulated Gate Bipolar Transistor)인 것을 특징으로 하는 고장 예지 시스템
|
6 |
6
트랜지스터에 전압을 인가하는 단계;상기 전압이 인가된 트랜지스터의 온 저항을 측정하는 단계; 및상기 온 저항을 기초로, 상기 트랜지스터의 고장을 예지하는 단계;를 포함하는 것을 특징으로 하는 고장 예지 방법
|