맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

전면 또는 광역 시드층을 이용한 실리콘(001) 기판 상에 반도체 에피층을 성장하는 방법(manufacturing method of semiconductor epi-layer on Si(001) substrate using global seed layer)

  • 기술번호 : KST2017011532
  • 담당센터 : 경기기술혁신센터
  • 전화번호 : 031-8006-1570
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 실리콘(001) 기판 상에 반도체 소자를 형성하는 방법에 관한 것으로서, 실리콘(001) 기판 상에 반도체 에피층을 성장하는 방법에 있어서, 실리콘(001) 기판 상에 전면 또는 광역 시드층을 형성하는 제1단계와, 상기 전면 또는 광역 시드층 영역 상에 패터닝 공정을 통해 상기 전면 또는 광역 시드층이 노출되도록 절연막에 의한 ART(Aspect Ratio Trapping)패턴을 형성하는 제2단계와, 상기 전면 또는 광역 시드층에 연속하여 상기 ART패턴 영역 상측으로 반도체층을 성장시키는 제3단계를 포함하여 이루어진 것을 특징으로 하는 전면 또는 광역 시드층을 이용한 실리콘(001) 기판 상에 반도체 에피층을 성장하는 방법을 기술적 요지로 한다. 이에 의해 본 발명은, 실리콘(001) 기판 상에 전면 또는 광역 시드층을 형성하고, 전면 또는 광역 시드층 상에 ART패턴을 형성하여, 실리콘과 반도체층 간의 계면에서 발생하는 관통전위를 트랩시켜 결함이 없는(defect free) 대면적의 반도체 소자를 제공할 수 있으며, 전면 또는 광역 시드층의 형성을 통해 ART패턴 영역 내부로 반도체층이 고르게 채워지면서 성장하게 되어 고품위의 화합물 반도체 에피층을 제공하는 이점이 있다.
Int. CL H01L 21/02 (2016.02.13) H01L 21/20 (2016.02.13) H01L 29/66 (2016.02.13) H01L 29/78 (2016.02.13) H01L 21/205 (2016.02.13) H01L 21/304 (2016.02.13) H01L 21/311 (2016.02.13)
CPC H01L 21/02647(2013.01) H01L 21/02647(2013.01)
출원번호/일자 1020150190010 (2015.12.30)
출원인 (재)한국나노기술원
등록번호/일자
공개번호/일자 10-2017-0079438 (2017.07.10) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 공개
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2015.12.30)
심사청구항수 9

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 (재)한국나노기술원 대한민국 경기도 수원시 영통구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 신찬수 대한민국 경기도 용인시 수지구
2 조영대 대한민국 경기도 화성
3 박경호 대한민국 경기도 수원시 영통구
4 박원규 대한민국 서울특별시 서초구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이준성 대한민국 서울특별시 강남구 삼성로**길 **, ***호 준성특허법률사무소 (대치동, 대치빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2015.12.30 수리 (Accepted) 1-1-2015-1289560-34
2 선행기술조사의뢰서
Request for Prior Art Search		 2016.11.10 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2017.01.23 발송처리완료 (Completion of Transmission) 9-6-2017-0013028-87
4 의견제출통지서
Notification of reason for refusal		 2017.01.24 발송처리완료 (Completion of Transmission) 9-5-2017-0059830-76
5 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)		 2017.03.24 수리 (Accepted) 1-1-2017-0293525-31
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2017.04.18 수리 (Accepted) 1-1-2017-0379590-83
7 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2017.04.18 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2017-0379591-28
8 최후의견제출통지서
Notification of reason for final refusal		 2017.08.28 발송처리완료 (Completion of Transmission) 9-5-2017-0596758-82
9 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)		 2017.10.30 수리 (Accepted) 1-1-2017-1073395-11
10 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)		 2017.11.28 수리 (Accepted) 1-1-2017-1185288-83
11 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)		 2017.12.27 수리 (Accepted) 1-1-2017-1296560-78
12 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2018.01.26 수리 (Accepted) 1-1-2018-0095592-25
13 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2018.01.26 보정승인 (Acceptance of amendment) 1-1-2018-0095593-71
14 거절결정서
Decision to Refuse a Patent		 2018.04.17 발송처리완료 (Completion of Transmission) 9-5-2018-0263036-50
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
실리콘(001) 기판 상에 반도체 에피층을 성장하는 방법에 있어서,실리콘(001) 기판 상에 전면 또는 광역 시드층을 형성하는 제1단계;상기 전면 또는 광역 시드층 영역 상에 패터닝 공정을 통해 상기 전면 또는 광역 시드층이 노출되도록 절연막에 의한 ART(Aspect Ratio Trapping)패턴을 형성하는 제2단계;상기 전면 또는 광역 시드층에 연속하여 상기 ART패턴 영역 상측으로 반도체층을 성장시키는 제3단계;를 포함하여 이루어진 것을 특징으로 하는 전면 또는 광역 시드층을 이용한 실리콘(001) 기판 상에 반도체 에피층을 성장하는 방법
2 2
제 1항에 있어서, 상기 제1단계의 ART패턴의 형성은,상기 전면 또는 광역 시드층 상에 절연막을 증착시키고, 상기 절연막을 패터닝하여 상기 전면 또는 광역 시드층의 일부 영역을 노출시키는 형태로 형성하는 것을 특징으로 하는 전면 또는 광역 시드층을 이용한 실리콘(001) 기판 상에 반도체 에피층을 성장하는 방법
3 3
제 1항에 있어서, 상기 제2단계 이후에,상기 ART패턴의 내부에 2차 시드층을 더 형성하는 것을 특징으로 하는 전면 또는 광역 시드층을 이용한 실리콘(001) 기판 상에 반도체 에피층을 성장하는 방법
4 4
제 3항에 있어서, 상기 2차 시드층은,상기 전면 또는 광역 시드층 및 반도체층이 이종의 물질로 형성된 경우, 그 격자상수 차이를 보상시키는 물질로 형성된 것을 특징으로 하는 전면 또는 광역 시드층을 이용한 실리콘(001) 기판 상에 반도체 에피층을 성장하는 방법
5 5
제 1항에 있어서, 상기 제1단계는,실리콘(001) 기판 상에 1차절연막을 증착하고, 에피 성장이 필요한 부위의 패터닝 공정을 통해 1차절연막 및 실리콘(001) 기판의 일부 영역을 제거한 후, 상기 실리콘(001) 기판의 일부 영역이 제거된 부분에 상기 광역 시드층을 형성하는 것을 특징으로 하는 전면 또는 광역 시드층을 이용한 실리콘(001) 기판 상에 반도체 에피층을 성장하는 방법
6 6
제 5항에 있어서, 상기 제2단계는,2차절연막을 상기 광역 시드층 및 1차절연막 전 영역 상에 증착하고, 상면을 평탄화시킨 후, 상기 광역 시드층 영역 상에 패터닝 공정을 통해 상기 광역 시드층이 노출되도록 2차절연막에 의한 ART패턴을 형성하는 것을 특징으로 하는 전면 또는 광역 시드층을 이용한 실리콘(001) 기판 상에 반도체 에피층을 성장하는 방법
7 7
제 1항에 있어서, 상기 제3단계는,상기 ART패턴을 이루는 절연막을 식각하여 패터닝된 반도체층을 노출하여 Fin 구조의 반도체 에피층을 형성하는 것을 특징으로 하는 전면 또는 광역 시드층을 이용한 실리콘(001) 기판 상에 반도체 에피층을 성장하는 방법
8 8
제 1항에 있어서, 상기 제3단계는,상기 ART패턴을 이루는 절연막을 식각하여 패터닝된 반도체층을 노출시키고, 반도체층을 추가로 성장시켜 수직성장 및 측면성장(ELOG, Epitaxial Lateral Overgrowth)이 유도되도록 형성하는 것을 특징으로 하는 전면 또는 광역 시드층을 이용한 실리콘(001) 기판 상에 반도체 에피층을 성장하는 방법
9 9
제 1항에 있어서, 상기 제3단계는,상기 반도체의 성장 시 표면에너지가 가장 낮은 (111)면으로 끝나게 성장하여 상기 ART패턴 상에 반도체의 일정 부위가 잔존하도록 하는 것을 특징으로 하는 전면 또는 광역 시드층을 이용한 실리콘(001) 기판 상에 반도체 에피층을 성장하는 방법
10 10
제 1항에 있어서, 상기 반도체는,실리콘과 동일한 다이아몬드 결정구조를 갖거나 또는 Zinc Blende 결정구조를 갖는 물질인 것을 특징으로 하는 전면 또는 광역 시드층을 이용한 실리콘(001) 기판 상에 반도체 에피층을 성장하는 방법
11 11
제 1항에 있어서, 상기 ART패턴은,트렌치 또는 홀 형태로 형성되는 것을 특징으로 하는 전면 또는 광역 시드층을 이용한 실리콘(001) 기판 상에 반도체 에피층을 성장하는 방법
12 12
제 1항에 있어서, 상기 절연막은,SiO2, SiNx, SiOxNy, AlN, HfOx, ZrOx 중에 어느 하나의 물질 또는 상기 물질의 혼합물질을 사용하는 것을 특징으로 하는 전면 또는 광역 시드층을 이용한 실리콘(001) 기판 상에 반도체 에피층을 성장하는 방법
13 13
제 1항 내지 제 12항 중 어느 한 항에 있어서, 상기 제3단계의 반도체층이 과성장(overgrowth)된 경우, CMP 또는 건식 식각에 의한 평탄화 공정이 더 추가되는 것을 특징으로 하는 전면 또는 광역 시드층을 이용한 실리콘(001) 기판 상에 반도체 에피층을 성장하는 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 미래창조과학부 (재)한국나노기술원 나노팹선행공정지원사업 저전력 융합소자용 InGaAs계 화합물반도체 에피성장 공정기술 개발