| 1 |
1
제 1 면 및 이에 대향하는 제 2 면을 가지고, 보론이 과포화 상태로 도핑되어 전도성을 갖는 실리콘층;상기 실리콘층의 제 1 면 상에 제공되고, 보론이 과포화 상태로 도핑된 실리콘 산화막; 및상기 실리콘 산화막 상에 상부 전극을 포함하고,상기 실리콘층은 상기 실리콘 산화막이 접하는 제 1 면이 (111)면이고,상기 실리콘 산화막은 실리콘-산소-보론으로 구성된 복합체를 포함하며,상기 실리콘 산화막은 상기 실리콘 산화막에 인가되는 전압에 따라 가변하는 저항을 갖고,상기 실리콘층과 상기 상부 전극은 상기 실리콘 산화막을 통해 서로 전기적으로 연결되는 비휘발성 메모리 소자
|
| 2 |
2
제 1 항에 있어서,상기 실리콘층의 비저항은 0
|
| 3 |
3
제 1 항에 있어서,상기 실리콘 산화막은 1017cm-3 이상의 농도로 도핑된 비휘발성 메모리 소자
|
| 4 |
4
삭제
|
| 5 |
5
제 1 항에 있어서,상기 실리콘층을 기준으로 상기 상부 전극과 대향하는 하부 전극을 더 포함하고,상기 하부 전극은 상기 실리콘층의 상기 제 2 면 상에 배치되는 비휘발성 메모리 소자
|
| 6 |
6
제 1 항에 있어서,상기 실리콘 산화막은 상기 제 1 면의 일부 상에 제공되고, 상기 실리콘층의 상기 제 1 면의 다른 일부 상에 배치되는 하부 전극을 더 포함하고,상기 하부 전극은 상기 실리콘 산화막과 이격되고, 상기 실리콘층의 상기 제 1 면의 상기 다른 일부에 직접 접촉하는 비휘발성 메모리 소자
|
| 7 |
7
제 1 항에 있어서,상기 실리콘 산화막은 인가되는 전압의 이력(history)에 따라 저항이 가변하는 메모리층인 비휘발성 메모리 소자
|
| 8 |
8
제 7 항에 있어서,상기 실리콘 산화막은 양수의 문턱 전압보다 큰 제 1 전압을 인가하고 나면 양수의 문턱 전압과 음수의 문턱 전압 사이의 기준 전압에서 제 1 저항값을 가지고, 음수의 문턱 전압보다 낮은 제 2 전압을 인가하고 나면 양수의 문턱 전압과 음수의 문턱 전압 사이의 기준 전압에서 제 2 저항값을 가지는 비휘발성 메모리 소자
|
| 9 |
9
제 1 면 및 이에 대향하는 제 2 면을 가지고, 제 1 면이 (111)면인 실리콘층을 제공하고;상기 실리콘층에 보론을 과포화 상태로 도핑하고;상기 실리콘층의 상기 제 1 면 상에 산소를 접촉시켜 실리콘 산화막을 형성하고; 그리고상기 실리콘 산화막 상에 상부 전극을 형성하는 것을 포함하되,상기 보론이 도핑된 상기 실리콘층은 전도성을 가지며,상기 실리콘 산화막은 과포화 상태로 도핑된 보론 및 실리콘-산소-보론으로 구성된 복합체를 포함하고,상기 실리콘 산화막은 상기 실리콘 산화막에 인가되는 전압에 따라 가변하는 저항을 갖고,상기 실리콘층과 상기 상부 전극은 상기 실리콘 산화막을 통해 서로 전기적으로 연결되는 비휘발성 메모리 소자의 제조방법
|
| 10 |
10
제 9 항에 있어서,상기 실리콘층에 상기 보론을 도핑하는 것은:상기 보론의 농도를 1017cm-3 이상으로 주입하는 비휘발성 메모리 소자의 제조방법
|
| 11 |
11
제 9 항에 있어서,상기 실리콘 산화막을 형성하는 것은:상기 실리콘층의 (111)면인 상기 제 1 면을 어닐링하고; 그리고상기 제 1 면을 산소에 노출시켜 산화시키는 것;을 포함하는 비휘발성 메모리 소자의 제조방법
|
| 12 |
12
제 9 항에 있어서,상기 보론이 도핑된 상기 실리콘층은 비저항이 0
|
| 13 |
13
제 9 항에 있어서,상기 상부 전극과 이격되어 배치되는 하부 전극을 형성하는 것을 더 포함하고,상기 하부 전극은 상기 실리콘층의 상기 제 2 면과 직접 접촉하는 비휘발성 메모리 소자의 제조방법
|
| 14 |
14
제 9 항에 있어서,상기 실리콘층의 상기 제 1 면의 일부 상에서 상기 상부 전극과 이격되어 배치되는 하부 전극을 형성하는 것을 더 포함하고,상기 하부 전극은 상기 실리콘 산화막과 이격되어 상기 실리콘층의 상기 제 1 면의 상기 일부에 직접 접촉하고,상기 실리콘 산화막은 상기 제 1 면의 다른 일부 상에 형성되는 비휘발성 메모리 소자의 제조방법
|
