1 |
1
입력 단자로부터 입력되는 입력 신호를 증폭시켜 출력 단자로 출력하는 증폭 회로부;상기 입력 단자와 상기 출력 단자 사이에 직렬로 연결된 제1 고정 저항과 제2 고정 저항을 포함하는 궤환 회로부;서로 다른 레벨의 제어 신호에 따라 상기 제1 고정 저항의 적용 여부를 결정하는 신호 레벨 동작 선택부;상기 제어 신호에 따라 상기 제2 고정 저항의 적용 여부를 제어하는 신호 검출부; 및상기 궤환 회로부로 바이어스 전압을 공급하는 바이어스 회로부를 포함하고,상기 제1 고정 저항과 상기 제2 고정 저항은 상기 제어 신호에 따라 선택적으로 적용되는 궤환 증폭기
|
2 |
2
제1항에 있어서, 상기 궤환 회로부는,베이스가 상기 바이어스 전압을 공급받고, 콜렉터가 상기 입력 단자에 연결되고, 에미터가 상기 출력 단자에 연결되는 궤환 트랜지스터; 및직렬로 연결된 상기 제1 고정 저항과 상기 제2 고정 저항에 병렬로 연결된 적어도 하나의 궤환 저항을 포함하는 궤환 증폭기
|
3 |
3
제2항에 있어서, 상기 궤환 회로부는,상기 궤환 저항에 직렬로 연결되고, 베이스로 입력된 스위치 신호에 따라 턴 온 되거나 턴 오프 되는 적어도 하나의 스위치 트랜지스터를 더 포함하고,직렬로 연결된 상기 제1 고정 저항과 상기 제2 고정 저항은 직렬로 연결된 상기 궤환 저항과 상기 스위치 트랜지스터와 병렬로 연결된 궤환 증폭기
|
4 |
4
제3항에 있어서, 상기 스위치 트랜지스터로 상기 스위치 신호를 공급하는 스위치 신호 생성부를 더 포함하는 궤환 증폭기
|
5 |
5
제4항에 있어서,상기 스위치 신호 생성부는 상기 출력 신호와 비교 기준 전압을 공급받는 비교기를 포함하고, 상기 비교기는 상기 출력 신호가 상기 비교 기준 전압보다 클 때 로우 레벨의 스위치 신호를 생성하고, 상기 출력 신호가 상기 비교 기준 전압보다 작을 때 하이 레벨의 스위치 신호를 생성하는 궤환 증폭기
|
6 |
6
제2항에 있어서, 상기 궤환 회로부는,상기 궤환 저항에 병렬로 연결되어 주파수 응답을 보상하는 궤환 커패시터를 더 포함하는 궤환 증폭기
|
7 |
7
제1항에 있어서, 상기 바이어스 회로부는,접지 단자에 연결된 제1 바이어스 저항;에미터가 상기 제1 바이어스 저항을 통해 접지 단자에 연결되고, 베이스가 상기 궤환 트랜지스터의 베이스와 연결되는 제1 바이어스 트랜지스터;상기 바이어스 전압과 제1 바이어스 트랜지스터의 콜렉터 사이에 연결된 제2 바이어스 저항; 및에미터가 상기 제1 바이어스 트랜지스터의 콜렉터에 접속되고, 콜렉터가 상기 제2 바이어스 저항을 통해 상기 바이어스 전압과 연결되는 제2 바이어스 트랜지스터를 포함하고,상기 제1 바이어스 트랜지스터와 상기 제2 바이어스 트랜지스터 각각의 베이스와 콜렉터는 서로 연결되는 궤환 증폭기
|
8 |
8
제7항에 있어서, 상기 증폭 회로부는, 전원 전압에 연결된 제1 증폭 저항;베이스가 상기 입력 단자에 연결되고, 에미터가 접지 단자에 연결되고, 콜렉터가 상기 제1 증폭 저항을 통해 상기 전원 전압에 접속된 제1 증폭 트랜지스터;베이스가 상기 제1 증폭 트랜지스터의 콜렉터에 접속되고, 콜렉터가 상기 전원 전압에 접속되고, 에미터가 상기 출력 단자에 접속되는 제2 증폭 트랜지스터; 및상기 출력 단자와 접지 단자 사이에 접속된 제2 증폭 저항을 포함하는 궤환 증폭기
|
9 |
9
제8항에 있어서,상기 증폭 회로부와 상기 바이어스 회로부 사이에서 궤환 전류량의 증가에 따른 출력 파형의 왜곡을 방지하는 위상 보상 회로부를 더 포함하는 궤환 증폭기
|
10 |
10
제9항에 있어서,상기 위상 보상 회로부는콜렉터가 전원 전압에 연결되고, 베이스가 상기 제2 바이어스 트랜지스터의 콜렉터에 연결되고, 에미터가 상기 제1 증폭 트랜지스터의 콜렉터에 연결되는 위상 보상 트랜지스터를 포함하는 궤환 증폭기
|
11 |
11
제1항에 있어서, 상기 신호 레벨 동작 선택부는,상기 제1 고정 저항에 병렬 연결되는 제1 검출 트랜지스터를 포함하고,상기 제1 검출 트랜지스터는 베이스로 하이 레벨의 상기 제어 신호가 공급될 때 턴 온되는 궤환 증폭기
|
12 |
12
제1항에 있어서, 상기 신호 검출부는,상기 출력 단자로부터 상기 증폭된 입력 신호의 피크치를 검출하는 검출 다이오드;상기 검출된 피크치, 상기 제어 신호, 및 검출 기준 전압을 입력받아 낸드 연산을 통해 연산 결과를 출력하는 검출 낸드 게이트; 및상기 제2 고정 저항에 병렬로 연결되고, 상기 연산 결과에 따라 턴 온 되거나 턴 오프 되는 제2 검출 트랜지스터를 포함하는 궤환 증폭기
|
13 |
13
제12항에 있어서, 상기 신호 검출부는,상기 검출 다이오드의 캐소드과 접지 단자 사이에 접속되어 상기 검출된 피크치를 유지시키는 검출 커패시터; 및상기 검출 커패시터와 병렬로 연결되어 상기 검출된 피크치를 유지시키는 검출 저항을 더 포함하는 궤환 증폭기
|
14 |
14
제1항에 있어서,상기 제1 고정 저항과 제2 고정 저항은 같은 저항값을 갖는 궤환 증폭기
|
15 |
15
제1항에 있어서,상기 제1 고정 저항과 제2 고정 저항은 서로 다른 저항값을 갖는 궤환 증폭기
|