맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 반도체 박막트랜지스터(METHOD OF MANUFACTURING SEMICONDUCTOR THIN FILM TRANSISTOR AND SEMICONDUCTOR THIN FILM TRANSISTOR MANUFACTURED BY THE METHOD)

  • 기술번호 : KST2017013376
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 양극산화된 금속산화물을 포함하는 반도체층이 형성된 반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 반도체 박막트랜지스터에 관한 것이다. 보다 상세하게는 기판 상부에 게이트 전극을 형성하는 단계; 상기 게이트 전극 위에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 위에 양극산화 가능한 금속층을 증착하는 단계; 상기 증착된 금속층에 포토레지스터를 도포한 후 마스크를 씌우고 노광하여 상기 금속층의 소정 부분에 양극산화 영역을 형성하는 단계; 및 상기 양극산화 영역에 도핑 가능한 도핑 화합물을 함유하는 전해질에서 상기 양극산화 영역의 금속층을 양극산화를 하여 소스전극, 상기 도핑 화합물이 도핑되고 양극산화된 반도체층 및 드레인 전극을 형성하는 단계;를 포함하는 반도체 박막트랜지스터의 제조 방법을 제공하며, 이에 따른 반도체 박막트랜지스터를 제공한다.
Int. CL H01L 29/786 (2016.03.18) H01L 21/3205 (2016.03.18) H01L 21/027 (2016.03.18) G03F 7/20 (2016.03.18) H01L 29/66 (2016.03.18) H01L 21/02 (2016.03.18)
CPC H01L 29/78618(2013.01) H01L 29/78618(2013.01) H01L 29/78618(2013.01) H01L 29/78618(2013.01) H01L 29/78618(2013.01) H01L 29/78618(2013.01) H01L 29/78618(2013.01) H01L 29/78618(2013.01) H01L 29/78618(2013.01)
출원번호/일자 1020160014562 (2016.02.05)
출원인 호서대학교 산학협력단
등록번호/일자
공개번호/일자 10-2017-0093323 (2017.08.16) 문서열기
공고번호/일자 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2016.02.05)
심사청구항수 12

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 호서대학교 산학협력단 대한민국 충청남도 아산시

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 배병성 대한민국 경기도 수원시 팔달구
2 유경민 대한민국 충청남도 아산시
3 신성민 대한민국 경기도 평택시 평택*로***
4 이완표 대한민국 충청남도 천안시 서북구
5 맹경태 대한민국 충청남도 천안시 서북구
6 함승민 대한민국 충청남도 천안시 서북구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 정종옥 대한민국 서울특별시 강남구 논현로**길 **, *층 노벨국제특허법률사무소 (도곡동, 덕영빌딩)
2 조현동 대한민국 서울특별시 강남구 논현로**길 **, *층 (도곡동, 덕영빌딩)(노벨국제특허법률사무소)
3 진천웅 대한민국 서울특별시 강남구 논현로**길 **, *층 노벨국제특허법률사무소 (도곡동, 덕영빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 호서대학교 산학협력단 충청남도 아산시
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2016.02.05 수리 (Accepted) 1-1-2016-0124893-64
2 선행기술조사의뢰서
Request for Prior Art Search		 2016.06.21 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2016.07.11 수리 (Accepted) 9-1-2016-0030738-22
4 의견제출통지서
Notification of reason for refusal		 2017.03.20 발송처리완료 (Completion of Transmission) 9-5-2017-0202999-94
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2017.05.17 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2017-0470262-81
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2017.05.17 수리 (Accepted) 1-1-2017-0470643-73
7 등록결정서
Decision to grant		 2017.09.26 발송처리완료 (Completion of Transmission) 9-5-2017-0679198-93
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.08.30 수리 (Accepted) 4-1-2019-0045360-16
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판 상부에 게이트 전극을 형성하는 단계;상기 게이트 전극 위에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 위에 양극산화 가능한 금속층을 증착하는 단계;상기 증착된 금속층에 포토레지스터를 도포한 후 마스크를 씌우고 노광하여 상기 금속층의 소정 부분에 양극산화 영역을 형성하는 단계; 및상기 양극산화 영역에 도핑 가능한 도핑 화합물을 함유하는 전해질에서 상기 양극산화 영역의 금속층을 양극산화를 하여 소스전극, 상기 도핑 화합물이 도핑되고 양극산화된 반도체층 및 드레인 전극을 형성하는 단계를 포함하고,상기 양극산화 영역에 도핑 가능한 도핑 화합물은 SO4-, NO3-, BO3- 또는 F- 인 것을 특징으로 하는 반도체 박막트랜지스터의 제조 방법
2 2
제 1항에 있어서,상기 소스전극 및 드레인전극은,반도체층을 사이에 두고 서로 분리되며, 상기 게이트 절연막 위에 배치되는 것을 특징으로 하는 반도체 박막트랜지스터의 제조 방법
3 3
제 1항에 있어서,상기 금속층은 Ti, In, Ta, Al, Sn, Mo 및 ITO로 구성된 군으로부터 선택된 1종 이상을 포함하는 금속층인 것을 특징으로 하는 반도체 박막트랜지스터의 제조 방법
4 4
제 1항에 있어서,상기 양극산화 영역의 금속층을 양극산화하는 것은, 전해질에서 음극으로 백금 또는 스테인리스 스틸의 전극을 사용하고 게이트에 양의 전압을 인가하여 양극산화하는 것을 특징으로 하는 반도체 박막트랜지스터의 제조 방법
5 5
제 1항에 있어서,상기 게이트 전극을 형성하는 단계는 양극산화 가능한 금속을 사용하여 형성하는 것을 특징으로 하고,상기 게이트 절연막을 형성하는 단계는 상기 양극산화 가능한 금속을 사용하여 형성된 게이트 전극의 표면을 양극산화하여 형성하는 것을 특징으로 하는 반도체 박막트랜지스터의 제조 방법
6 6
제 5항에 있어서,상기 양극산화된 게이트 절연막 위에 PECVD 또는 스퍼터링으로 절연막을 2차 적층하는 단계를 더 포함하는 것을 특징으로 하는 반도체 박막트랜지스터의 제조 방법
7 7
기판;상기 기판 상부에 형성되는 게이트 전극;상기 게이트 전극 위에 형성된 게이트 절연막;상기 게이트 절연막 위에 형성된 소스 전극;상기 소스 전극과 전기적으로 연결되고, 황, 질소, 붕소 또는 불소로 도핑되고 양극산화된 금속산화물을 포함하는 반도체층; 및상기 반도체층과 전기적으로 연결되고 상기 소스 전극과 마주하는 드레인 전극;을 포함하는 반도체 박막트랜지스터
8 8
제 7항에 있어서,상기 소스전극 및 드레인전극은,반도체층을 사이에 두고 서로 분리되며, 상기 게이트 절연막 위에 배치되는 것을 특징으로 하는 반도체 박막트랜지스터
9 9
제 7항에 있어서,상기 양극 산화된 금속산화물은 Ti, In, Ta, Al, Sn, Mo 및 ITO로 구성된 군으로부터 선택된 1종 이상을 포함하는 금속산화물인 것을 특징으로 하는 반도체 박막트랜지스터
10 10
제 7항에 있어서,상기 양극산화된 금속산화물은, 전해질에서 음극으로 백금 또는 스테인리스 스틸의 전극을 사용하고 게이트에 양의 전압을 인가하여 양극산화되어 형성된 것을 특징으로 하는 반도체 박막트랜지스터
11 11
제 7항에 있어서,상기 게이트 절연막은 상기 양극산화 가능한 금속을 사용하여 형성된 게이트 전극의 표면을 양극산화하여 형성된 것을 특징으로 하는 반도체 박막트랜지스터
12 12
제 11항에 있어서,상기 양극산화된 게이트 절연막 위에 PECVD 또는 스퍼터링으로 형성된 절연막을 더 포함하는 것을 특징으로 하는 반도체 박막트랜지스터
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.