| 1 |
1
기판 상에 제공된 제1 반도체층;상기 제1 반도체층 상에 제공된 제2 반도체층;상기 제2 반도체층 상에 제공된 게이트 전극;상기 제2 반도체층 상에 제공되며 제1 유전 상수를 가지는 저유전층;상기 제2 반도체층 상에 제공되며 상기 제2 유전 상수보다 큰 제2 유전 상수를 가지는 고유전층; 및상기 제2 반도체층 상에 상기 게이트 전극과 이격되어 형성된 소스 전극 및 드레인 전극을 포함하며,상기 게이트 전극, 상기 고유전층, 상기 저유전층은 동일 평면 상에 제공된 반도체 소자
|
| 2 |
2
제1 항에 있어서,상기 고유전층은 상기 게이트 전극과 접촉하는 반도체 소자
|
| 3 |
3
제2 항에 있어서,상기 게이트 전극, 상기 고유전층, 및 상기 저유전층은 상기 제2 반도체층의 상면에 제공된 반도체 소자
|
| 4 |
4
제1 항에 있어서,상기 고유전층과 상기 저유전층은 동일 두께로 제공되는 반도체 소자
|
| 5 |
5
제1 항에 있어서,상기 고유전층과 상기 저유전층은 상기 게이트 전극으로부터 상기 드레인 전극 방향으로 순차적으로 배치된 반도체 소자
|
| 6 |
6
제5 항에 있어서,상기 고유전층은 서로 다른 유전 상수를 갖는 제1 고유전층과 제2 고유전층을 포함하며,상기 제1 고유전층, 상기 제2 고유전층, 및 상기 저유전층은 상기 게이트 전극으로부터 상기 드레인 방향으로 순차적으로 배치된 반도체 소자
|
| 7 |
7
제6 항에 있어서,상기 제1 고유전층은 상기 제2 고유전층보다 큰 유전 상수를 갖는 반도체 소자
|
| 8 |
8
제1 항에 있어서,상기 제1 반도체층은 GaN을 포함하고, 상기 제2 반도체층은 AlGaN을 포함하는 반도체 소자
|
| 9 |
9
제1 항에 있어서,상기 고유전층은 알루미늄 산화물, 하프늄 산화물, 티타늄 산화물, 란탄 산화물 중 적어도 하나를 포함하는 반도체 소자
|
| 10 |
10
제9 항에 있어서,상기 저유전층은 실리콘 산화물, 실리콘 질화물 중 적어도 하나를 포함하는 반도체 소자
|
| 11 |
11
기판 상에 순차적으로 제1 반도체층과 제2 반도체층을 형성하는 단계;상기 제2 반도체층 상에 서로 이격된 소스 전극과 드레인 전극을 형성하는 단계;상기 제2 반도체층 상면에 저유전층을 형성하는 단계;상기 제2 반도체층 상면에 고유전층을 형성하는 단계; 및상기 제2 반도체층 상면에 상기 고유전층과 접촉하는 게이트 전극을 형성하는 단계를 포함하는 반도체 소자 제조 방법
|
| 12 |
12
제11 항에 있어서,상기 게이트 전극을 형성하는 단계는상기 제2 반도체층 상면에 관통홀을 갖는 감광막을 형성하는 단계;상기 기판 상에 금속층을 형성하는 단계; 및상기 감광막을 리프트 오프하는 단계를 포함하는 반도체 소자 제조 방법
|
| 13 |
13
제12 항에 있어서,상기 감광막은 제1 너비의 관통홀를 갖는 제1 서브 감광막과, 상기 제1 너비보다 넓은 제2 너비의 관통홀을 갖는 제2 서브 감광막을 포함하는 반도체 소자 제조 방법
|
| 14 |
14
제11 항에 있어서, 상기 저유전층을 형성하는 단계 및 상기 고유전층을 형성하는 단계는 포토리소그래피를 이용하여 수행되는 반도체 소자 제조 방법
|
| 15 |
15
제11 항에 있어서,상기 게이트 전극은 상기 저유전층을 형성하고 상기 고유전층을 형성한 후 형성되는 반도체 소자 제조 방법
|
| 16 |
16
제11 항에 있어서,상기 저유전층은 상기 고유전층을 형성하고 상기 게이트 전극을 형성한 후 형성되는 반도체 소자 제조 방법
|
| 17 |
17
제11 항에 있어서,상기 고유전층은 상기 게이트 전극과 접촉하는 반도체 소자 제조 방법
|
| 18 |
18
제11 항에 있어서,상기 게이트 전극, 상기 고유전층, 및 상기 저유전층은 상기 제2 반도체층의 상면에 제공된 반도체 소자 제조 방법
|
| 19 |
19
제11 항에 있어서,상기 고유전층과 상기 저유전층은 동일 두께로 제공되는 반도체 소자 제조 방법
|
| 20 |
20
제19 항에 있어서,상기 고유전층과 상기 저유전층은 상기 게이트 전극으로부터 상기 드레인 전극 방향으로 순차적으로 배치된 반도체 소자 제조 방법
|
