| 1 |
1
P-유형 영역, 진성 영역 및 N-유형 영역이 순서대로 수직 방향으로 배치되어서 내부에 형성되어 있는 반도체 기판;상기 P-유형 영역에 전기적으로 접촉되도록 상기 반도체 기판의 일면 상에 형성되어 있는 제1 전극; 및 상기 N-유형 영역에 전기적으로 접촉되도록 상기 반도체 기판의 타면 상에 형성되어 있는 제2 전극을 포함하고, 상기 P-유형 영역과 상기 N-유형 영역은 각각 상기 반도체 기판의 상하 표면부에 서로 대향하도록 배치되어 있는 것을 특징으로 하는 수직 핀 다이오드
|
| 2 |
2
제1항에 있어서,상기 반도체 기판의 노출된 상하면을 덮도록 상기 반도체 기판의 상하면 상에 형성되어 있는 보호층을 더 포함하는 것을 특징으로 하는 수직 핀 다이오드
|
| 3 |
3
제2항에 있어서,상기 보호층은 상기 P-유형 영역 및 상기 N-유형 영역 각각의 가장자리와 중첩되도록 형성되어 있는 것을 특징으로 하는 수직 핀 다이오드
|
| 4 |
4
제2항에 있어서,상기 반도체 기판의 일면 상의 상기 보호층 상에 금속 물질로 형성된 제1 웨이브가이드층; 및 상기 반도체 기판의 타면 상의 상기 보호층 상에 금속 물질로 형성된 제2 웨이브가이드층을 더 포함하는 것을 특징으로 하는 수직 핀 다이오드
|
| 5 |
5
제4항에 있어서,상기 제1 및 제2 웨이브가이드층의 노출면을 덮도록 상기 제1 및 제2 웨이브가이드층 상에 형성된 절연층을 더 포함하는 것을 특징으로 하는 수직 핀 다이오드
|
| 6 |
6
제5항에 있어서,상기 절연층은 질화물, 유기물, 또는 공기층으로 형성되는 것을 특징으로 하는 수직 핀 다이오드
|
| 7 |
7
제5항에 있어서,상기 제1 전극을 전원에 연결하도록 상기 반도체 기판의 일면 상의 상기 절연층 상에 형성되어 있는 제1 배선; 및상기 제2 전극을 전원에 연결하도록 상기 반도체 기판의 타면 상의 상기 절연층 상에 형성되어 있는 제2 배선을 더 포함하는 것을 특징으로 하는 수직 핀 다이오드
|
| 8 |
8
제7항에 있어서,상기 제2 웨이브가이드층 상에는 상기 절연층이 형성되어 있지 않으며, 상기 제2 웨이브가이드층과 상기 제2 배선층이 일체로 형성되어 있는 것을 특징으로 하는 수직 핀 다이오드
|
| 9 |
9
제9항에 있어서,상기 제2 웨이브가이드층과 일체로 형성된 상기 제2 배선층은 접지되는 것을 특징으로 하는 수직 핀 다이오드
|
| 10 |
10
제1항에 있어서, 상기 반도체 기판에 상기 수직 핀 다이오드가 복수 개 형성되어 있고,인접한 수직 핀 다이오드들 사이의 상기 반도체 기판에는 격리용 트렌치가 형성되어 있는 것을 특징으로 하는 수직 핀 다이오드
|
| 11 |
11
제10항에 있어서, 상기 격리용 트렌치의 깊이는 상기 반도체 기판의 두께의 1/2 이상인 것을 특징으로 하는 수직 핀 다이오드
|
| 12 |
12
제1항에 있어서, 상기 반도체 기판에 상기 수직 핀 다이오드가 복수 개 형성되어 있고,인접한 수직 핀 다이오드들 사이의 상기 반도체 기판에는 격리용 홀이 형성되어 있는 것을 특징으로 하는 수직 핀 다이오드
|
| 13 |
13
제1항에 있어서, 상기 P-유형 영역과 상기 N-유형 영역 중에서 하나는 상기 반도체 기판의 전면(entire surface)에 형성되어 있는 것을 특징으로 하는 수직 핀 다이오드
|
