1 |
1
제 1 구동 신호에 따라 제 1 패드를 제 1 전압으로 구동하기 위한 제 1 드라이버;제 2 구동 신호에 따라 제 2 패드를 제 2 전압으로 구동하기 위한 제 2 드라이버;상기 제 1 및 제 2 패드의 전압이 변화하는 과도 구간에서, 상기 제 1 패드의 전압 변화를 일단으로 제공받아 타 단으로 전달하는 제 1 축전기(Capacitor);상기 과도 구간에서 상기 제 2 패드의 전압 변화를 일단으로 제공받아 타 단으로 전달하는 제 2 축전기;상기 제 1 및 제 2 축전기를 통해 각각 전달된 전압을 합산하는 과도 구간 전압 합산 회로; 그리고상기 과도 구간 전압 합산 회로의 합산된 전압에 따라 상기 제 1 및 제 2 구동 신호 중 적어도 하나의 슬로프(Slope)을 조절하여 상기 과도 구간에서의 상기 제 1 및 제 2 드라이버의 슬루율 비대칭을 보정하는 과도 구간 비대칭 보상 회로를 포함하는 차동 드라이버 회로
|
2 |
2
제 1 항에 있어,상기 과도 구간 비대칭 보상 회로는: 상기 과도 구간 전압 합산 회로의 합산된 전압과 기준 전압을 비교하여 전압의 차이를 출력하는 비교기; 그리고상기 비교기의 출력된 전압에 따라 상기 제 2 구동 신호의 슬로프를 조절하는 로우 사이드 슬로프 조절 회로를 포함하는 차동 드라이버 회로
|
3 |
3
제 1 항에 있어,상기 과도 구간 비대칭 보상 회로는:상기 과도 구간 전압 합산 회로의 합산된 전압과 기준 전압을 비교하여 전압의 차이를 출력하는 비교기; 그리고상기 비교기의 출력된 전압에 따라 상기 제 1 구동 신호의 슬로프를 조절하는 하이 사이드 슬로프 조절 회로를 포함하는 차동 드라이버 회로
|
4 |
4
제 3 항에 있어,상기 과도 구간 비대칭 보상 회로는,상기 비교기의 출력된 전압에 따라 상기 제 2 구동 신호의 슬로프를 조절하는 로우 사이드 슬로프 조절 회로를 더 포함하는 차동 드라이버 회로
|
5 |
5
제 4 항에 있어,상기 하이 사이드 슬로프 조절 회로는: 상기 제 1 구동 신호를 일 단으로 입력받아 타 단과 연결된 상기 제 1 드라이버로 전달하고, 상기 비교기의 출력된 전압에 따라 값이 가변되는 가변 저항;상기 가변 저항의 일 단과 상기 제 1 접압 사이에 연결되고, 상기 가변 저항과 함께 상기 제 1 구동 신호의 라이징(Rising) 슬로프를 결정하는 제 3 축전기; 그리고상기 가변 저항의 타 단과 상기 제 1 접압 사이에 연결되고, 상기 가변 저항과 함께 상기 제 1 구동 신호의 폴링(Falling) 슬로프를 결정하는 제 4 축전기를 포함하는 차동 드라이버 회로
|
6 |
6
제 4 항에 있어,상기 로우 사이드 슬로프 조절 회로는:상기 제 2 구동 신호를 일 단으로 입력받아 타 단과 연결된 상기 제 2 드라이버로 전달하고, 상기 비교기의 출력된 전압에 따라 값이 가변되는 가변 저항;상기 가변 저항의 일 단과 상기 제 2 접압 사이에 연결되고, 상기 가변 저항과 함께 상기 제 2 구동 신호의 폴링(Falling) 슬로프를 결정하는 제 3 축전기; 그리고상기 가변 저항의 타 단과 상기 제 2 접압 사이에 연결되고, 상기 가변 저항과 함께 상기 제 2 구동 신호의 라이징(Rising) 슬로프를 결정하는 제 4 축전기를 포함하는 차동 드라이버 회로
|
7 |
7
제 1 항에 있어,데이터 신호에 따라 제 1 바이어스 신호를 상기 제 1 구동 신호로 전달하는 제 1 컨트롤 스위치; 그리고상기 데이터 신호에 따라 제 2 바이어스 신호를 상기 제 2 구동 신호로 전달하는 제 2 컨트롤 스위치를 더 포함하되,상기 제 1 바이어스 신호의 전압 레벨은 상기 제 1 드라이버를 구동시키는 전압 레벨이고, 상기 제 2 바이어스 신호의 전압 레벨은 상기 제 2 드라이버를 구동시키는 전압 레벨인 차동 드라이버 회로
|
8 |
8
제 7 항에 있어,상기 과도 구간 전압 합산 회로는: 상기 제 1 드라이버를 모델링한 제 3 드라이버;상기 제 2 드라이버를 모델링한 제 4 드라이버; 그리고상기 제 3 드라이버와 상기 제 4 드라이버 사이에 직렬 연결된 제 1 및 제 2 모델링 저항; 그리고상기 제 1 및 제 2 모델링 저항이 연결된 노드를 포함하되,상기 제 3 드라이버는 상기 제 1 바이어스 신호에 의해 구동되고, 상기 제 4 드라이버는 상기 제 2 바이어스 신호에 의해 구동되고, 상기 제 1 및 제 2 축전기를 통해 전달된 각각의 전압을 상기 노드로 제공받아 합산된 전압을 출력하는 차동 드라이버 회로
|
9 |
9
제 7 항에 있어,상기 제 1 및 제 2 드라이버의 구동 전류량의 비대칭 특성을 모니터링하여 전압으로 출력하는 안정 구간 모델링 회로; 그리고상기 제 1 및 제 2 패드의 전압 레벨이 유지되는 안정 구간에서, 상기 안정 구간 모델링 회로의 출력 전압에 따라 상기 제 1 및 제 2 바이어스 신호 중 적어도 하나의 전압 레벨을 조절하여 상기 제 1 및 제 2 드라이버의 구동 전류량의 비대칭을 보정하는 안정 구간 비대칭 보상 회로를 더 포함하는 차동 드라이버 회로
|
10 |
10
제 9 항에 있어,상기 안정 구간 모델링 회로는: 상기 제 1 드라이버를 모델링한 제 3 드라이버;상기 제 2 드라이버를 모델링한 제 4 드라이버; 상기 제 3 드라이버와 상기 제 4 드라이버 사이에 직렬 연결된 제 1 및 제 2 모델링 저항; 그리고 상기 제 1 및 제 2 모델링 저항이 연결된 노드를 포함하되,상기 제 3 드라이버는 상기 제 1 바이어스 신호에 의해 구동되고, 상기 제 4 드라이버는 상기 제 2 바이어스 신호에 의해 구동되고, 상기 노드의 전압을 출력하는 차동 드라이버 회로
|
11 |
11
제 9 항에 있어,상기 안정 구간 비대칭 보상 회로는:상기 안정 구간 모델링 회로의 출력 전압과 기준 전압을 비교하여 전압의 차이를 출력하는 비교기; 그리고상기 비교기의 출력된 전압에 따라 상기 제 2 바이어스 신호의 전압 레벨을 조절하는 로우 사이드 전압 발생 회로를 포함하는 차동 드라이버 회로
|
12 |
12
제 9 항에 있어,상기 안정 구간 비대칭 보상 회로는:상기 안정 구간 모델링 회로의 출력 전압과 기준 전압을 비교하여 전압의 차이를 출력하는 비교기; 그리고상기 비교기의 출력된 전압에 따라 상기 제 1 바이어스 신호의 전압 레벨을 조절하는 하이 사이드 전압 발생 회로를 포함하는 차동 드라이버 회로
|
13 |
13
제 12 항에 있어,상기 안정 구간 비대칭 보상 회로는,상기 비교기의 출력된 전압에 따라 상기 제 2 바이어스 신호의 전압 레벨을 조절하는 로우 사이드 전압 발생 회로를 더 포함하는 차동 드라이버 회로
|
14 |
14
제 13 항에 있어,상기 하이 사이드 전압 발생 회로는 PMOS 트랜지스터 및 하부 가변 전류원을 포함하되,상기 PMOS 트랜지스터는 일 단으로 상기 제 1 전압을 제공받고, 타 단이 상기 하부 가변 전류원과 직렬 연결되고, 상기 타 단과 게이트 단자가 연결되어 상기 게이트 단자를 통해 상기 제 1 바이어스 신호를 출력하고,상기 하부 가변 전류원은 상기 PMOS 트랜지스터의 타 단으로부터 상기 제 2 전압으로 전류를 공급하도록 연결되고, 상기 비교기의 출력된 전압에 따라 전류값이 가변되는 차동 드라이버 회로
|
15 |
15
제 13 항에 있어,상기 로우 사이드 전압 발생 회로는 상부 가변 전류원 및 NMOS 트랜지스터를 포함하되,상기 상부 가변 전류원은 상기 제 1 전압으로부터 상기 NMOS 트랜지스터의 일 단으로 전류를 공급하도록 연결되고, 상기 비교기의 출력된 전압에 따라 전류값이 가변되고,상기 NMOS 트랜지스터는 상기 일 단이 상기 상부 가변 전류원과 직렬 연결되고, 타 단이 상기 제 2 전압과 연결되고, 상기 일 단과 게이트 단자가 연결되어 상기 게이트 단자를 통해 상기 제 2 바이어스 신호를 출력하는 차동 드라이버 회로
|
16 |
16
제 1 항에 있어서,상기 제 1 드라이버는 상기 제 1 구동 신호에 따라 상기 제 1 패드를 상기 제 1 전압으로 구동하기 위한 적어도 하나의 PMOS 트랜지스터를 포함하고, 상기 제 2 드라이버는 상기 제 2 구동 신호에 따라 상기 제 2 패드를 상기 제 2 전압으로 구동하기 위한 적어도 하나의 NMOS 트랜지스터를 포함하는 차동 드라이버 회로
|
17 |
17
제 1항에 있어,상기 차동 드라이버 회로는 CAN(Controller Area Network) 버스를 구동하는 차동 드라이버 회로
|