| 1 |
1
제1 구간 동안 N 비트의 영상 데이터 중 적어도 일부 비트에 기초하여 제1 아날로그 신호를 생성하고, 상기 제1 구간과 다른 제2 구간 동안 상기 영상 데이터에 기초하여 제2 아날로그 신호를 생성하는 변환부; 및상기 제1 구간 동안 상기 제1 아날로그 신호를 출력 단자들에 순차적으로 분배하고, 상기 제2 구간 동안 상기 제2 아날로그 신호를 상기 출력 단자들에 역순차적으로 분배하는 분배부를 포함하는 디지털 아날로그 변환기
|
| 2 |
2
제 1 항에 있어서, 상기 변환부는,상기 제1 아날로그 신호를 생성하는 제1 서브 변환 유닛;상기 제2 아날로그 신호를 생성하는 제2 서브 변환 유닛; 및상기 제1 아날로그 신호 및 상기 제2 아날로그 신호를 순차적으로 상기 분배부에 전달하는 스위칭 유닛을 포함하는 것을 특징으로 하는 디지털 아날로그 변환기
|
| 3 |
3
제 2 항에 있어서, 상기 제1 서브 변환 유닛은 상기 영상 데이터 중 적어도 일부 비트에 기초하여 제1 내지 제N 코오스 전압들을 순차적으로 생성하고(단, N은 2 이상의 정수),상기 제2 서브 변환 유닛은 상기 영상 데이터에 기초하여 제1 내지 제N 파인 전압들을 역순차적으로 생성하며,상기 제1 아날로그 신호는 상기 제1 내지 제N 코오스 전압들을 포함하고,상기 제2 아날로그 신호는 상기 제1 내지 제N 파인 전압들을 포함하는 것을 특징으로 하는 디지털 아날로그 변환기
|
| 4 |
4
제 2 항에 있어서, 상기 제1 서브 변환 유닛의 제1 구동 주파수는 상기 제2 서브 변환 유닛의 제2 구동 주파수와 다른 것을 특징으로 하는 디지털 아날로그 변환기
|
| 5 |
5
제 1 항에 있어서, 상기 스위칭 유닛은,상기 제1 구간 동안 상기 제1 서브 변환 유닛의 출력단 및 상기 분배부의 입력단을 연결하는 제1 변환 스위치; 및상기 제2 구간 동안 상기 제2 서브 변환 유닛의 출력단 및 상기 분배부의 상기 입력단을 연결하는 제2 변환 스위치를 포함하는 것을 특징으로 하는 디지털 아날로그 변환기
|
| 6 |
6
제 1 항에 있어서, 상기 분배부의 상기 출력 단자들은 제1 출력 단자 및 제2 출력 단자를 포함하고,상기 분배부는 상기 제1 구간 동안 상기 제1 아날로그 신호에 포함된 제1 코오스 전압 및 제2 코오스 전압을 상기 제1 출력 단자 및 상기 제2 출력 단자에 순차적으로 분배하고, 상기 제2 구간 동안 상기 제2 아날로그 신호에 포함된 제2 파인 전압 및 제1 파인 전압을 상기 제2 출력 단자 및 상기 제1 출력 단자에 순차적으로 분배하는 것을 특징으로 하는 디지털 아날로그 변환기
|
| 7 |
7
제 1 항에 있어서,상기 제1 구간 및 상기 제2 구간 동안 상기 분배부의 상기 출력 단자들 각각을 통해 출력되는 상기 제1 아날로그 신호 및 상기 제2 아날로그 신호를 일시적으로 저장하는 샘플링부를 더 포함하는 것을 특징으로 하는 디지털 아날로그 변환기
|
| 8 |
8
제 7 항에 있어서, 상기 샘플링부를 외부 장치와 연결하는 스위칭부를 더 포함하는 것을 특징으로 하는 것을 특징으로 하는 디지털 아날로그 변환기
|
| 9 |
9
제 8 항에 있어서, 상기 스위칭부는 상기 제1 구간과 상기 제2 구간 사이의 제2 시점에서 상기 샘플링부를 상기 외부 장치와 연결하는 것을 특징으로 하는 디지털 아날로그 변환기
|
| 10 |
10
제 1 항에 있어서, 상기 변환부는 제3 구간 동안 상기 영상 데이터에 기초하여 제3 아날로그 신호를 생성하고,상기 분배부는 상기 제3 구간 동안 상기 제3 아날로그 신호를 상기 출력 단자들에 순차적으로 분배하며,상기 제3 구간은 상기 제1 구간 및 상기 제2 구간과 상이하고,상기 제3 아날로그 신호의 제3 파형은 상기 제1 아날로그 신호의 제1 파형과 동일한 것을 특징으로 하는 디지털 아날로그 변환기
|
| 11 |
11
N 비트의 영상 데이터에 기초하여 아날로그 신호들을 생성하는 디지털 아날로그 변환 블록; 및버퍼들을 구비하고, 상기 버퍼들을 통해 상기 아날로그 신호들을 안정화하여 외부 장치로 출력하는 버퍼 블록을 포함하고,상기 디지털 아날로그 변환 블록은,제1 구간 동안 상기 영상 데이터 중 적어도 일부 비트에 기초하여 제1 아날로그 신호를 생성하고, 상기 제1 구간과 다른 제2 구간 동안 상기 영상 데이터에 기초하여 제2 아날로그 신호를 생성하는 변환부; 및상기 제1 구간 동안 상기 제1 아날로그 신호를 출력 단자들을 통해 상기 버퍼들에 순차적으로 분배하고, 상기 제2 구간 동안 상기 제2 아날로그 신호를 상기 버퍼들에 역순차적으로 분배하는 분배부를 포함하는 구동 집적회로
|
| 12 |
12
제 11 항에 있어서, 상기 변환부는,상기 제1 아날로그 신호를 생성하는 제1 서브 변환 유닛;상기 제2 아날로그 신호를 생성하는 제2 서브 변환 유닛; 및상기 제1 아날로그 신호 및 상기 제2 아날로그 신호를 순차적으로 상기 분배부에 전달하는 스위칭 유닛을 포함하는 것을 특징으로 하는 구동 집적회로
|
| 13 |
13
제 12 항에 있어서, 상기 제1 서브 변환 유닛은 상기 영상 데이터 중 적어도 일부 비트에 기초하여 제1 내지 제N 코오스 전압들을 순차적으로 생성하고(단, N은 2 이상의 정수),상기 제2 서브 변환 유닛은 상기 영상 데이터에 기초하여 제1 내지 제N 파인 전압들을 역순차적으로 생성하며,상기 제1 아날로그 신호는 상기 제1 내지 제N 코오스 전압들을 포함하고,상기 제2 아날로그 신호는 상기 제1 내지 제N 파인 전압들을 포함하는 것을 특징으로 하는 구동 집적회로
|
| 14 |
14
제 12 항에 있어서, 상기 제1 서브 변환 유닛의 제1 구동 주파수는 상기 제2 서브 변환 유닛의 제2 구동 주파수와 다른 것을 특징으로 하는 구동 집적회로
|
| 15 |
15
제 11 항에 있어서, 상기 스위칭 유닛은,상기 제1 구간 동안 상기 제1 서브 변환 유닛의 출력단 및 상기 분배부의 입력단을 연결하는 제1 변환 스위치; 및상기 제2 구간 동안 상기 제2 서브 변환 유닛의 출력단 및 상기 분배부의 상기 입력단을 연결하는 제2 변환 스위치를 포함하는 것을 특징으로 하는 구동 집적회로
|
| 16 |
16
제 11 항에 있어서, 상기 디지털 아날로그 변환 블록은,상기 제1 구간 및 상기 제2 구간 동안 상기 분배부의 상기 출력 단자들 각각을 통해 출력되는 상기 제1 아날로그 신호 및 상기 제2 아날로그 신호를 일시적으로 저장하는 샘플링부를 더 포함하는 것을 특징으로 하는 구동 집적회로
|
| 17 |
17
제 16 항에 있어서, 상기 디지털 아날로그 변환 블록은,상기 샘플링부를 외부 장치와 연결하는 스위칭부를 더 포함하는 것을 특징으로 하는 것을 특징으로 하는 구동 집적회로
|
| 18 |
18
제 17 항에 있어서, 상기 스위칭부는 상기 제1 구간과 상기 제2 구간 사이의 제2 시점에서 상기 샘플링부를 상기 외부 장치와 연결하는 것을 특징으로 하는 구동 집적회로
|
| 19 |
19
제 11 항에 있어서, 상기 변환부는 제3 구간 동안 상기 영상 데이터에 기초하여 제3 아날로그 신호를 생성하고,상기 분배부는 상기 제3 구간 동안 상기 제3 아날로그 신호를 상기 출력 단자들에 순차적으로 분배하며,상기 제3 구간은 상기 제1 구간 및 상기 제2 구간과 상이하고,상기 제3 아날로그 신호의 제3 파형은 상기 제1 아날로그 신호의 제1 파형과 동일한 것을 특징으로 하는 구동 집적회로
|
| 20 |
20
데이터선들 및 상기 데이터선들에 각각 연결되는 화소들을 포함하는 표시 패널;N비트의 영상 데이터에 기초하여 데이터 신호를 생성하고, 상기 데이터 신호를 상기 데이터선들을 통해 상기 화소들에 제공하는 구동 집적회로를 포함하고,상기 구동 집적회로는,상기 영상 데이터에 기초하여 아날로그 신호들을 생성하는 디지털 아날로그 변환 블록; 및버퍼들을 구비하고, 상기 버퍼들을 통해 상기 아날로그 신호들을 안정화하여 상기 표시 패널에 제공하는 버퍼 블록을 포함하고,상기 디지털 아날로그 변환 블록은,제1 구간 동안 상기 영상 데이터 중 적어도 일부 비트에 기초하여 제1 아날로그 신호를 생성하고, 상기 제1 구간과 다른 제2 구간 동안 상기 영상 데이터에 기초하여 제2 아날로그 신호를 생성하는 변환부; 및상기 제1 구간 동안 상기 제1 아날로그 신호를 출력 단자들을 통해 상기 버퍼들에 순차적으로 분배하고, 상기 제2 구간 동안 상기 제2 아날로그 신호를 상기 버퍼들에 역순차적으로 분배하는 분배부를 포함하며,상기 제1 아날로그 신호 및 상기 제2 아날로그 신호는 상기 데이터 신호에 포함되는 것을 특징으로 하는 표시 장치
|
