| 1 |
1
캐시 메모리 장치의 동작 방법에 있어서, 외부 장치로부터 어드레스를 수신하는 단계;상기 캐시 메모리에 포함된 복수의 엔트리 중 상기 수신된 어드레스의 적어도 일부와 대응되는 엔트리를 읽는 단계;상기 읽은 엔트리에 포함된 부가 정보에 대한 에러 검출 동작을 수행하는 단계;상기 에러 검출 결과 및 상기 부가 정보를 기반으로 상기 엔트리에 대한 복구 동작을 수행하는 단계를 포함하되,상기 엔트리는 상기 부가 정보 및 상기 부가 정보에 대응되는 캐시 라인을 포함하고, 상기 부가 정보는 상기 캐시 라인에 대응되는 태그, 유효 비트, 및 더티 비트를 포함하는 것을 특징으로 하는 동작 방법
|
| 2 |
2
제 1 항에 있어서,상기 읽은 부가 정보에 대한 에러 검출 동작을 수행하는 단계는,상기 읽은 부가 정보에 대응하는 에러 정정 코드를 기반으로 상기 에러 검출 동작을 수행하는 단계를 포함하는 동작 방법
|
| 3 |
3
제 1 항에 있어서,상기 에러 검출 결과 및 상기 부가 정보를 기반으로 상기 엔트리에 대한 복구 동작을 수행하는 단계는,상기 에러 검출 결과 및 상기 부가 정보를 기반으로 인터럽트 신호를 출력하는 제1 동작, 시스템 메모리로부터 상기 어드레스에 대응되는 데이터를 기반으로 상기 엔트리를 복구하는 제2 동작, 및 상기 엔트리를 무효화하는 제3 동작 중 적어도 하나의 동작을 수행하는 단계를 포함하는 동작 방법
|
| 4 |
4
제 3 항에 있어서,상기 제1 내지 제3 동작들 중 적어도 하나의 동작을 수행하는 단계는,상기 유효 비트에서 에러가 검출되고, 상기 더티 비트가 클린 상태를 가리키는 경우, 상기 제2 동작을 수행하는 단계를 포함하는 동작 방법
|
| 5 |
5
제 3 항에 있어서,상기 제1 내지 제3 동작들 중 적어도 하나의 동작을 수행하는 단계는,상기 유효 비트의 에러가 검출되고, 상기 더티 비트의 적어도 일부가 더티 상태를 가리키거나 또는 상기 더티 비트의 에러가 검출된 경우, 상기 제1 동작을 수행하는 단계를 포함하는 동작 방법
|
| 6 |
6
제 3 항에 있어서,상기 제1 내지 제3 동작들 중 적어도 하나의 동작을 수행하는 단계는,상기 유효 비트의 에러가 검출되지 않고, 상기 태그의 에러가 검출되고, 상기 더티 비트가 더티 상태를 가리키는 경우, 상기 제1 동작을 수행하는 단계를 포함하는 동작 방법
|
| 7 |
7
제 3 항에 있어서,상기 제1 내지 제3 동작들 중 적어도 하나의 동작을 수행하는 단계는,상기 유효 비트의 에러가 검출되지 않고, 상기 태그가 상기 어드레스의 적어도 일부와 일치하고, 상기 태그의 에러가 검출되고, 상기 더티 비트가 클린 상태를 가리키는 경우, 상기 제2 동작을 수행하는 단계를 포함하는 동작 방법
|
| 8 |
8
제 3 항에 있어서,상기 제1 내지 제3 동작들 중 적어도 하나의 동작을 수행하는 단계는,상기 유효 비트의 에러가 검출되지 않고, 상기 태그가 상기 어드레스의 적어도 일부와 일치하지 않고, 상기 태그의 에러가 검출되고, 상기 더티 비트가 클린 상태를 가리키는 경우, 상기 제3 동작을 수행하는 단계를 포함하는 동작 방법
|
| 9 |
9
제 1 항에 있어서,상기 유효 비트는 상기 태그, 상기 캐시 라인, 및 상기 더티 비트가 유효한지에 대한 정보를 가리키고, 상기 태그는 상기 캐시 라인에 대응되는 어드레스 중 일부를 가리키고, 상기 더티 비트는 상기 캐시 라인의 더티 상태 또는 클린 상태를 가리키는 것을 특징으로 하는 동작 방법
|
| 10 |
10
제 1 항에 있어서,상기 캐시 메모리 장치는 상기 외부 장치의 제어에 따라 동작 전압이 가변되는 것을 특징으로 하는 동작 방법
|
| 11 |
11
태그, 유효 비트, 더티 비트, 및 캐시 라인을 저장하도록 구성된 저장 영역; 및외부 장치로부터 수신된 어드레스를 기반으로 상기 저장 영역을 액세스하도록 구성된 제어기를 포함하되,상기 제어기는 상기 태그, 상기 유효 비트, 상기 더티 비트, 및 상기 캐시 라인에 대응하는 에러 정정 코드를 기반으로 상기 태그, 상기 유효 비트, 상기 더티 비트, 및 상기 캐시 라인에 대한 에러 검출 동작을 수행하고, 상기 에러 검출 동작의 결과 및 상기 태그, 상기 유효 비트, 상기 더티 비트를 기반으로 상기 태그, 상기 유효 비트, 상기 더티 비트, 및 상기 캐시 라인을 복구하는 것을 특징으로 하는 캐시 메모리 장치
|
| 12 |
12
제 11 항에 있어서,상기 캐시 메모리 장치는 상기 외부 장치의 제어에 따라 동작 전압이 가변되는 것을 특징으로 하는 캐시 메모리 장치
|
| 13 |
13
제 11 항에 있어서,상기 제어기는 상기 에러 검출 결과 및 상기 태그, 상기 유효 비트, 및 상기 더티 비트를 기반으로 인터럽트 신호를 출력하는 제1 동작, 시스템 메모리로부터의 상기 어드레스에 대응되는 데이터를 기반으로 상기 태그, 상기 유효 비트, 상기 더티 비트, 및 상기 캐시 라인을 복구하는 제2 동작, 및 상기 태그, 상기 유효 비트, 상기 더티 비트, 및 상기 캐시 라인을 무효화하는 제3 동작 중 적어도 하나를 수행하는 것을 특징으로 하는 캐시 메모리 장치
|
| 14 |
14
제 11 항에 있어서,상기 제어기는 상기 에러 검출 동작을 수행하는 에러 정정 코드(ECC; Error Correction Code) 회로를 포함하는 것을 특징으로 하는 캐시 메모리 장치
|
| 15 |
15
제 11 항에 있어서,상기 제어기는 상기 외부 장치의 제어에 따라 상기 저장 영역의 크기를 조절하는 것을 특징으로 하는 캐시 메모리 장치
|
