1 |
1
외부의 제1 회로와 연결되도록 구성되고, 제1 클럭에 기반하여 동작하는 제1 스위치;제2 클럭에 기반하여 동작하는 제2 스위치; 그리고상기 제1 스위치 및 상기 제2 스위치 사이에 연결되는 동기화기를 포함하고,상기 제1 스위치는 상기 제1 회로로부터 데이터를 수신하고, 상기 수신된 제1 데이터에 대해 에러 검출 인코딩을 수행하고, 그리고 상기 에러 검출 인코딩된 데이터를 상기 동기화기를 통해 상기 제2 스위치로 전달하도록 구성되는 네트워크 온 칩
|
2 |
2
제1 항에 있어서,상기 제2 스위치는 상기 동기화기를 통해 상기 에러 검출 인코딩된 데이터를 수신하고, 상기 에러 검출 인코딩된 데이터에 대해 에러 검출 디코딩을 수행하고, 상기 에러 검출 디코딩에 의해 에러가 검출되면, 상기 에러 검출 인코딩된 데이터의 재전송을 요청하도록 구성되는 네트워크 온 칩
|
3 |
3
제2 항에 있어서,상기 제2 스위치의 요청에 따라, 상기 제1 스위치는 상기 에러 검출 인코딩된 데이터를 상기 동기화기를 통해 상기 제2 스위치로 재전송하도록 구성되는 네트워크 온 칩
|
4 |
4
제2 항에 있어서,상기 제2 스위치와 연결되는 제3 스위치를 더 포함하고,상기 에러 검출 디코딩에 의해 에러가 검출되지 않으면, 상기 제2 스위치는 상기 에러 검출 인코딩된 데이터를 상기 제3 스위치로 출력하도록 구성되는 네트워크 온 칩
|
5 |
5
제2 항에 있어서,상기 제2 스위치와 연결되는 제3 스위치를 더 포함하고,상기 에러 검출 디코딩에 의해 에러가 검출되지 않으면, 상기 제2 스위치는 상기 에러 검출 디코딩된 데이터에 대해 제2 에러 검출 인코딩을 수행하고, 그리고 상기 제2 에러 검출 인코딩된 데이터를 상기 제3 스위치로 출력하도록 구성되는 네트워크 온 칩
|
6 |
6
제1 항에 있어서,상기 제1 스위치와 연결되며 상기 제1 클럭에 기반하여 동작하는 제3 스위치를 더 포함하고,상기 제1 스위치는 상기 수신된 데이터의 목적지가 상기 제3 스위치이면, 상기 제1 스위치는 상기 수신된 데이터에 대해 상기 에러 검출 인코딩을 수행하지 않고 상기 수신된 데이터를 상기 제3 스위치로 출력하도록 구성되는 네트워크 온 칩
|
7 |
7
제1 항에 있어서,상기 제2 스위치와 연결되며 상기 제2 클럭에 기반하여 동작하는 제3 스위치를 더 포함하고,상기 제2 스위치는 상기 제3 스위치로부터 수신되는 데이터에 대한 에러 검출 디코딩을 생략하도록 구성되는 네트워크 온 칩
|
8 |
8
제1 항에 있어서,상기 제1 스위치로부터 상기 제1 클럭에 동기되어 상기 에러 검출 인코딩된 데이터를 수신하도록 구성되는 쓰기 플립플롭들을 포함하는 선입선출 회로를 더 포함하고,상기 동기화기는,상기 제2 클럭에 동기되어 상기 쓰기 플립플롭들로부터 상기 에러 검출 인코딩된 데이터를 읽어 상기 제2 스위치로 출력하도록 구성되는 적어도 하나의 동기 플립플롭을 포함하는 네트워크 온 칩
|
9 |
9
제1 항에 있어서,상기 제1 스위치는 상기 수신된 제1 데이터에 대해 에러 검출 디코딩을 수행하고, 상기 에러 검출 디코딩에서 에러가 검출되면, 상기 제1 회로에 데이터의 재전송을 요청하도록 구성되는 네트워크 온 칩
|
10 |
10
제1 클럭에 기반하여 동작하는 제1 스위치;제2 클럭에 기반하여 동작하는 제2 스위치; 그리고상기 제1 스위치 및 상기 제2 스위치 사이에 연결되는 동기화기를 포함하고,상기 제1 스위치가 상기 동기화기를 통해 상기 제2 스위치로 전달한 데이터에 에러가 존재하면, 상기 동기화기가 상기 제2 스위치로 데이터를 추가 전송하도록 구성되는 네트워크 온 칩
|
11 |
11
제10 항에 있어서,상기 동기화기는 상기 제1 스위치로부터 수신되는 데이터를 제1 사이클만큼 지연하여 제1 지연 데이터를 생성하고, 상기 제1 지연 데이터를 상기 제2 스위치로 출력하도록 구성되고,상기 동기화기는 상기 제1 지연 데이터를 제2 사이클만큼 더 지연하여 제2 지연 데이터를 생성하고, 상기 제1 지연 데이터와 상기 제2 지연 데이터가 서로 다르면 상기 제2 지연 데이터를 상기 제2 스위치로 전송하도록 구성되는 네트워크 온 칩
|
12 |
12
제11 항에 있어서,상기 동기화기는 상기 제1 지연 데이터를 무시할 것을 알리는 에러 신호를 상기 제2 스위치로 전달하도록 구성되는 네트워크 온 칩
|
13 |
13
제10 항에 있어서,상기 동기화기는 상기 제1 스위치로부터 수신되는 데이터를 제1 사이클만큼 지연하여 제1 지연 데이터를 생성하고, 상기 제1 지연 데이터를 상기 제2 스위치로 출력하도록 구성되고,상기 동기화기는 상기 제1 지연 데이터를 제2 사이클만큼 더 지연하여 제2 지연 데이터를 생성하고, 상기 제1 지연 데이터와 상기 제2 지연 데이터가 서로 다르면, 상기 제2 지연 데이터와 상기 제1 지연 데이터가 서로 다른 위치에 대한 정보를 상기 제2 스위치로 전송하도록 구성되는 네트워크 온 칩
|
14 |
14
복수의 회로들; 그리고상기 복수의 회로들 사이에 채널들을 제공하도록 구성되는 네트워크 온 칩을 포함하고,상기 네트워크 온 칩은 둘 이상의 클럭 도메인들을 형성하는 복수의 스위치들을 포함하고,상기 네트워크 온 칩은 서로 다른 클럭 도메인들을 사이에서 데이터를 전달할 때에 에러가 발생하면, 상기 서로 다른 클럭 도메인들 사이에서 데이터를 추가 전송하도록 구성되는 전자 회로 장치
|
15 |
15
제14 항에 있어서,제1 회로가 제1 클럭에 기반하여 동작하고, 상기 네트워크 온 칩에서 상기 제1 회로와 연결된 제1 스위치가 제2 클럭에 기반하여 동작할 때, 상기 제1 회로는 상기 제1 스위치로 전달될 데이터에 대해 에러 검출 인코딩을 수행하도록 구성되는 전자 회로 장치
|
16 |
16
제15 항에 있어서,상기 제1 스위치는 상기 제1 회로로부터 수신되는 데이터에 대해 에러 검출 디코딩을 수행하고, 상기 에러 검출 디코딩에서 에러가 검출되면 상기 제1 회로에 데이터의 재전송을 요청하도록 구성되는 전자 회로 장치
|
17 |
17
제14 항에 있어서,상기 복수의 회로들 및 상기 네트워크 온 칩 사이의 통신을 중개하는 복수의 네트워크 인터페이스들을 더 포함하고,제1 회로가 제1 클럭에 기반하여 동작하고, 상기 네트워크 온 칩에서 상기 제1 회로와 연결된 제1 스위치가 제2 클럭에 기반하여 동작할 때, 상기 제1 회로와 상기 제1 스위치 사이의 제1 네트워크 인터페이스는 상기 제1 클럭 기반의 데이터 통신과 상기 제2 클럭 기반의 데이터 통신 사이의 동기를 조정하는 동기화기를 포함하는 전자 회로 장치
|
18 |
18
제17 항에 있어서,상기 동기화기는 상기 제1 회로로부터 수신되는 데이터를 제1 사이클만큼 지연하여 제1 지연 데이터를 생성하고, 상기 제1 지연 데이터를 상기 제1 스위치로 출력하도록 구성되고,상기 동기화기는 상기 제1 지연 데이터를 제2 사이클만큼 더 지연하여 제2 지연 데이터를 생성하고, 상기 제1 지연 데이터와 상기 제2 지연 데이터가 서로 다르면 상기 제2 지연 데이터를 상기 제1 스위치로 전송하도록 구성되는 전자 회로 장치
|
19 |
19
제17 항에 있어서,상기 동기화기는 상기 제1 스위치로부터 수신되는 데이터를 제1 사이클만큼 지연하여 제1 지연 데이터를 생성하고, 상기 제1 지연 데이터를 상기 제1 회로로 출력하도록 구성되고,상기 동기화기는 상기 제1 지연 데이터를 제2 사이클만큼 더 지연하여 제2 지연 데이터를 생성하고, 상기 제1 지연 데이터와 상기 제2 지연 데이터가 서로 다르면 상기 제2 지연 데이터를 상기 제1 회로로 전송하도록 구성되는 전자 회로 장치
|
20 |
20
제17 항에 있어서,상기 동기화기는 상기 제1 회로로부터 수신되는 데이터를 제1 사이클만큼 지연하여 제1 지연 데이터를 생성하고, 상기 제1 지연 데이터를 상기 제1 스위치로 출력하도록 구성되고,상기 동기화기는 상기 제1 지연 데이터를 제2 사이클만큼 더 지연하여 제2 지연 데이터를 생성하고, 상기 제1 지연 데이터와 상기 제2 지연 데이터가 서로 다르면, 상기 제2 지연 데이터와 상기 제1 지연 데이터가 서로 다른 위치에 대한 정보를 상기 제1 스위치로 전송하도록 구성되고,상기 제1 스위치는 상기 정보에 기반하여 상기 동기화기로부터 수신된 데이터의 에러를 정정하도록 구성되는 전자 회로 장치
|