| 1 |
1
동박 표면처리 방법으로서,a)동박 표면에 구리핵 생성단계; 및b)상기 생성된 구리핵 성장단계를 포함하되,상기 a), b)단계에서 사용하는 도금액의 성분은 동일한 도금액으로 10~300g/L의 황산구리5수화물, 10~600g/L의 황산농도이며,상기 a)단계는 한계전류밀도로 도금처리 하며, 처리시간 1~30초이고,상기 b)단계는 한계전류밀도와 및 한계전류밀도의 절반에 해당하는 전류밀도로 도금처리하며, 0
|
| 2 |
2
제1항에 있어서,상기 a), b)단계에서 한계전류밀도는 탄도금(BURNING PLATING)현상이 발생되지 아니하는 최대 전류밀도인 것에 특징이 있는 동박 표면처리 방법
|
| 3 |
3
제2항에 있어서,상기 a), b)단계에서 한계전류밀도는 2A/dm2~15A/dm2인 것에 특징이 있는 동박 표면처리 방법
|
| 4 |
4
제1항에 있어서,상기 a), b)단계에서 사용되는 도금액은 동일한 저장공간에서 사용될 수 있는 것에 특징이 있는 동박 표면처리 방법
|
| 5 |
5
제1항에 있어서,상기 구리핵 생성단계에서 생성된 도금층의 두께는 0
|
| 6 |
6
제1항에 있어서,상기 구리핵 성장단계에서 성장된 도금층의 두께는 0
|
| 7 |
7
제1항에 있어서,상기 구리핵 성장은 도금시간과 전류에 비례하는 것에 특징이 있는 동박 표면처리 방법
|
| 8 |
8
제1항 내지 제7항 중 어느 한 항의 방법으로 표면처리된 동박
|
| 9 |
9
제8항에 있어서,상기 동박은 압연동박 또는 전해동박인 것을 특징으로 하는 표면처리된 동박
|
| 10 |
10
제8항에 있어서,상기 동박을 포함하는 동박 적층체
|
| 11 |
11
제10항에 있어서,상기 동박 적층체는 FPCB(Flexible Printed Circuit Board) 및 PCB(Printed Circuit Board)로 사용가능한 것에 특징이 있는 동박 적층체
|
