| 1 |
1
전력 증폭기의 입력 신호 및 출력 신호 사이의 진폭 크기의 차이값을 계산하여 상기 계산된 차이값에 따라 이득 제어 신호를 생성하는 계산부; 및입력된 상기 이득 제어 신호에 따라 상기 입력 신호의 포락선 신호(envelope signal)에 적용되는 이득(gain)을 결정하고, 상기 포락선 신호의 크기를 조정하는 증폭부를 포함하고,상기 계산부는 상기 출력 신호의 포락선 신호 및 상기 입력 신호의 포락선 신호의 진폭 크기의 차이값이 미리 지정된 임계치 이상이 되는 시간 간격을 계산하고, 상기 시간 간격 동안에 상기 이득 제어 신호를 생성하는 신호 처리 장치
|
| 2 |
2
제1항에 있어서,상기 계산부는 상기 출력 신호의 포락선 신호 및 상기 입력 신호의 포락선 신호의 진폭 크기의 차이값을 계산하는 신호 처리 장치
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서,상기 계산부는 상기 차이값의 크기에 상응하는 상기 이득 제어 신호를 생성하고, 상기 증폭부는 상기 이득 제어 신호에 따라 상기 이득의 크기를 결정하는 신호 처리 장치
|
| 5 |
5
제1항에 있어서,상기 계산부는 시간에 따른 상기 차이값의 변화에 기초하여 상기 이득 제어 신호를 생성하고, 상기 증폭부는 시간에 따른 상기 이득 제어 신호의 변화에 기초하여 상기 이득을 변화시키는 신호 처리 장치
|
| 6 |
6
제1항에 있어서,상기 증폭부에 의해 상기 포락선 신호에 발생되는 양의 군지연을 보상(compensating)하는 군지연 보상부를 포함하는 신호 처리 장치
|
| 7 |
7
제6항에 있어서,상기 군지연 보상부는 상기 증폭부의 주파수에 대응하는 위상 응답의 기울기에 따라 크기가 결정되는 음의 군지연을 상기 포락선 신호에 발생시키는 신호 처리 장치
|
| 8 |
8
제1항에 있어서,상기 조정된 포락선 신호를 입력 받고, 상기 전력 증폭기가 선형 영역에서 동작하도록 상기 조정된 포락선 신호의 전력을 증폭하는 포락선 변조기를 더 포함하는 신호 처리 장치
|
| 9 |
9
제8항에 있어서,상기 포락선 변조기는 상기 전력이 증폭된 포락선 신호를 상기 전력 증폭기의 전원부로 출력하는 신호 처리 장치
|
| 10 |
10
포락선 신호를 입력 받는 트랜지스터; 및상기 트랜지스터의 적어도 하나의 노드와 전기적으로 연결되고, 입력되는 이득 제어 신호에 따라 상기 포락선 신호의 크기를 조정하는 이득 제어부를 포함하고,상기 이득 제어 신호는 상기 포락선 신호를 이용하는 전력 증폭기의 입력 신호의 포락선 신호 및 출력 신호의 포락선 신호의 진폭 크기의 차이값이 미리 지정된 임계치 이상이 되는 시간 간격 동안에 생성되는 신호 처리 장치
|
| 11 |
11
제10항에 있어서,상기 이득 제어부는 상기 이득 제어 신호에 따라 임피던스가 결정되는 가변 저항을 포함하는 것을 특징으로 하는 신호 처리 장치
|
| 12 |
12
제11항에 있어서,상기 이득 제어부는 상기 트랜지스터의 출력단의 출력 저항 및 상기 가변 저항의 크기에 기초하여 상기 포락선 신호의 크기를 조정하는 신호 처리 장치
|
| 13 |
13
제11항에 있어서,상기 이득 제어부는 MOSFET(metal oxide semiconductor field effect transistor) 트랜지스터를 이용하여 구현된 상기 가변 저항을 포함하는 것을 특징으로 하는 신호 처리 장치
|
| 14 |
14
제12항에 있어서,상기 트랜지스터는 차동 입력(differential input) 회로 및 싱글 엔드(single-ended) 회로 중 어느 하나를 이용하여 상기 포락선 신호를 입력 받는 신호 처리 장치
|
| 15 |
15
입력된 포락선 신호에 음의 군지연을 발생시키는 주파수를 결정하는 결정부; 및상기 결정부와 전기적으로 연결되고, 상기 결정된 주파수에서 상기 포락선 신호에 상기 음의 군지연을 발생시켜 포락선 변조기로 출력하는 군지연기를 포함하고,상기 입력된 포락선 신호는 전력 증폭기의 입력 신호의 포락선 신호 및 출력 신호의 포락선 신호의 진폭 크기의 차이값이 미리 지정된 임계치 이상이 되는 시간 간격 동안에 생성되는 이득 제어 신호에 기초하여 증폭되는 신호 처리 장치
|
| 16 |
16
제15항에 있어서,상기 군지연기는 상기 음의 군지연을 발생시키는 연산 증폭기를 포함하고, 상기 결정부는 상기 포락선 신호가 입력되는 노드와 상기 연산 증폭기의 반전 입력 노드 사이에 병렬 연결된 적어도 하나의 저항 및 적어도 하나의 커패시터를 포함하는 신호 처리 장치
|
| 17 |
17
제15항에 있어서,상기 군지연기는 상기 음의 군지연을 발생시키는 연산 증폭기를 포함하고, 상기 결정부는 상기 음의 군지연이 발생된 상기 포락선 신호를 출력하는 노드와 상기 연산 증폭기의 반전 입력 노드 사이에 연결된 적어도 하나의 저항을 포함하는 신호 처리 장치
|
| 18 |
18
제16항에 있어서,상기 군지연기는 상기 결정부가 포함하는 상기 적어도 하나의 저항 및 커패시터의 연결 관계에 따라 상기 음의 군지연이 발생되는 상기 포락선 신호의 상기 주파수를 결정하는 것을 특징으로 하는 신호 처리 장치
|
