| 1 |
1
반도체 장치에 포함된 적어도 하나 이상의 배선 구조체의 테스트 방법으로서, 적어도 하나 이상의 과도 전류 펄스를 포함하는 테스트 신호를 생성하는 테스트 신호 생성 단계;상기 배선 구조체를 포함하는 테스트 네트에 상기 테스트 신호를 주입하여 상기 적어도 하나 이상의 배선 구조체의 결함을 활성화시키는 테스트 신호 인가 단계; 및상기 테스트 네트로부터 출력되는 테스트 응답 신호를 검출하여, 신호 감쇄, 신호 지연 및 신호 마스킹 중 적어도 어느 하나를 포함하는 응답 특성을 검출하는 유도 결함 분석에 의한 테스트 결과 분석 단계를 포함하며, 상기 적어도 하나 이상의 과도 전류 펄스는 상기 반도체 장치의 단위 지연 게이트를 이용하여 생성되고, 상기 테스트 신호 생성 단계는 상기 반도체 장치 내에서 수행되며, 상기 적어도 하나 이상의 과도 전류 펄스의 펄스 폭은 상기 단위 지연 게이트의 지연 대비 0
|
| 2 |
2
제 1 항에 있어서, 상기 배선 구조체가 프리-본드 상태인 경우, 상기 테스트 신호가 상기 테스트 네트의 일 단에 주입되고, 상기 테스트 응답 신호는 상기 테스트 네트의 상기 일 단으로부터 검출되거나, 상기 배선 구조체가 포스트-본드 상태인 경우, 상기 테스트 신호가 상기 테스트 네트의 상기 일 단에 주입되고, 상기 테스트 응답 신호는 상기 테스트 네트의 타 단으로부터 검출되는 배선 구조체의 테스트 방법
|
| 3 |
3
제 1 항에 있어서, 상기 배선 구조체는 관통 전극 및 인터포저의 배선 중 어느 하나 또는 이의 조합을 포함하는 배선 구조체의 테스트 방법
|
| 4 |
4
제 1 항에 있어서,상기 배선 구조체의 결함이 상기 과도 전류 펄스에 의해 활성화되어 고장이 유도되도록, 상기 테스트 신호 생성 단계, 상기 테스트 신호 인가 단계 및 상기 테스트 결과 분석 단계가 n 회 (n은 2 이상의 자연수임) 반복 수행되는 배선 구조체의 테스트 방법
|
| 5 |
5
제 4 항에 있어서,상기 반복 수행되는 테스트 신호 생성 단계에서 m 회 (m은 2 ≤ m ≤ n을 만족하는 자연수임)의 테스트 신호 생성 단계는, m-1 회의 테스트 신호 생성 단계의 상기 과도 전류 펄스의 펄스 폭 및 전류 강도 중 적어도 어느 하나를 조절하여 수행되는 배선 구조체의 테스트 방법
|
| 6 |
6
삭제
|
| 7 |
7
삭제
|
| 8 |
8
삭제
|
| 9 |
9
제 1 항에 있어서,상기 과도 전류 펄스의 펄스 폭은 부울린 연산에 기초하는 위상 블랜딩 방법에 의해 조절되는 배선 구조체의 테스트 방법
|
| 10 |
10
제 1 항에 있어서, 상기 테스트 방법은 인터널 스캔 테스트에 적용되고, 상기 인터널 스캔 테스트는, 상기 인터널 스캔 테스트의 스캔 시프트 사이클이 캡쳐 사이클로 변할 때, 소정 스캔 캡쳐 지연 시간이 경과된 뒤에, 스캔 캡쳐 클럭이 입력되는 단계, 및 상기 스캔 캡쳐 지연 시간을 실속도 지연이 되도록 하고, 상기 스캔 캡쳐 클럭이 입력되어 네이티브 인터널 스캔 테스트 모드를 이용한 실속도의 스캔 캡쳐링이 수행되는 단계를 포함하는 배선 구조체의 테스트 방법
|
| 11 |
11
반도체 장치에 포함된 적어도 하나 이상의 배선 구조체의 테스트 장치로서,적어도 하나 이상의 과도 전류 펄스를 포함하는 테스트 신호를 생성하는 테스트 신호 생성부, 및 상기 배선 구조체를 포함하는 테스트 네트에 상기 테스트 신호를 주입하여 상기 적어도 하나 이상의 배선 구조체의 결함을 활성화시키는 테스트 신호 인가부를 포함하는 테스트 신호 드라이버 유닛; 및상기 테스트 네트로부터 출력되는 테스트 응답 신호를 수신하여, 신호 감쇄, 신호 지연 및 신호 마스킹 중 적어도 어느 하나를 포함하는 응답 특성을 검출하는 유도 결함 분석을 수행하는 테스트 신호 검출 유닛을 포함하며,상기 테스트 신호 생성부는 지연 생성부, 펄스 생성부 및 펄스 선택부를 포함하고, 상기 지연 생성부는 상기 적어도 하나 이상의 과도 전류 펄스의 폭을 제어하기 위한 적어도 하나 이상의 위상 블랜딩 유닛 회로를 포함하며, 상기 적어도 하나 이상의 위상 블랜딩 유닛 회로는 대칭적으로 결합된 2 개의 논-인버터들과 상기 논-인버터들의 출력단에 공통 결합된 논-인버터들을 갖는 배선 구조체의 테스트 장치
|
| 12 |
12
삭제
|
| 13 |
13
제 11 항에 있어서,상기 테스트 신호 드라이버 유닛은 상기 적어도 하나 이상의 과도 전류 펄스의 펄스 폭, 펄스 높이 및 구동 전류 중 적어도 어느 하나를 조절하는 배선 구조체의 테스트 장치
|
| 14 |
14
삭제
|
| 15 |
15
삭제
|
| 16 |
16
삭제
|
| 17 |
17
삭제
|
| 18 |
18
제 11 항에 있어서,상기 펄스 생성부는 상기 지연 생성부로부터 생성된 위상차를 갖는 신호로부터 부울린 연산에 의해 상기 적어도 하나 이상의 과도 전류 펄스의 펄스 폭을 조절하는 배선 구조체의 테스트 장치
|
| 19 |
19
제 11 항에 있어서,상기 펄스 생성부는 AND 논리 게이트들, 논-인버터 및 인버터들을 포함하는 논리 게이트들을 포함하고, 상기 논리 게이트들은 복수의 스테이지들을 구성하며, 상기 논-인버터의 출력 신호는 생성하고자 하는 상기 적어도 하나 이상의 과도 전류 펄스의 시작 지점을 정의하며, 상기 AND 논리 게이트들 중 하나의 AND 논리 게이트의 한 입력이 되고, 상기 AND 논리 게이트들의 다른 입력 신호는 상기 생성된 상기 적어도 하나 이상의 과도 전류 펄스의 종료 지점을 정의하는 것에 의해 상기 적어도 하나 이상의 과도 전류 펄스의 펄스 폭이 결정되는 배선 구조체의 테스트 장치
|
| 20 |
20
삭제
|
| 21 |
21
삭제
|
| 22 |
22
제 11 항에 있어서,상기 테스트 신호 드라이버 유닛은 상기 반도체 장치에 내장되는 배선 구조체의 테스트 장치
|
| 23 |
23
제 11 항에 있어서,상기 테스트 장치는 인터널 스캔 테스트 장치 또는 바운더리 스캔 테스트 장치에 결합되고, 상기 배선 구조체의 테스트 응답 신호가 캡쳐링되어, 상기 인터널 스캔 테스트 장치 또는 상기 바운더리 스캔 테스트 장치를 위한 레지스터에 저장되는 배선 구조체의 테스트 장치
|
| 24 |
24
제 23 항에 있어서,상기 레지스터는 인터널 스캔 플립-플롭 내의 스캔 셀 또는 바운더리 스캔 테스트 레지스터인 배선 구조체의 테스트 장치
|
| 25 |
25
제 11 항에 있어서, 상기 테스트 장치는 인터널 스캔 테스트 장치 또는 바운더리 스캔 테스트 장치에 결합되고,상기 인터널 스캔 테스트 장치에서, 상기 인터널 스캔 테스트 장치의 스캔 시프트 사이클이 캡쳐 사이클로 변할 때, 소정 스캔 캡쳐 지연 시간이 경과된 뒤에, 스캔 캡쳐 클럭이 입력되며,상기 스캔 캡쳐 지연 시간을 실속도 지연이 되도록 하고, 상기 스캔 캡쳐 클럭이 입력되어 네이티브 인터널 스캔 테스트 모드를 이용한 실속도의 스캔 캡쳐링이 수행되는 배선 구조체의 테스트 장치
|
| 26 |
26
제 11 항에 있어서, 상기 테스트 신호 드라이버 유닛은 출력 인에이블의 활성화 및 비활성화가 가능한 배선 구조체의 테스트 장치
|
| 27 |
27
제 26 항에 있어서,상기 테스트 신호 드라이버 유닛은 상기 출력 인에이블 및 상기 테스트 신호 드라이버 유닛의 입력 신호가 동일한 신호인 모드 1; 상기 출력 인에이블이 활성화되기 전 또는 활성화될 때 상기 테스트 신호 드라이버 유닛의 입력 신호가 개시되는 모드 2; 상기 출력 인에이블이 비활성화될 때 또는 비활성화된 후에 상기 테스트 신호 드라이버 유닛의 입력 신호가 비활성화되는 모드 3; 상기 출력 인에이블이 상기 테스트 신호 드라이버 유닛의 입력 신호와 동등하거나 더 넓은 폭을 갖는 모드 4; 및 상기 출력 인에이블이 활성화될 때 상기 테스트 신호 드라이버 유닛의 입력 신호가 복수 회 변하는 모드 5 중 어느 하나의 모드를 선택적으로 수행하는 배선 구조체의 테스트 장치
|
| 28 |
28
제 11 항에 있어서,상기 적어도 하나 이상의 포스트-본드 테스트의 경우, 상기 적어도 하나 이상의 과도 전류 펄스는 상기 반도체 장치의 기능적 신호가 생성되는 반도체 칩으로부터 생성되고, 상기 테스트 신호 검출 유닛은 상기 기능적 신호의 수신부가 배치되는 반도체 칩 내에 배치되는 배선 구조체의 테스트 장치
|
| 29 |
29
제 11 항에 있어서,상기 테스트 장치를 제어하기 위한 테스트 제어 신호는 상기 반도체 장치의 제 1 반도체 칩에서 상기 제 1 반도체 칩과 다른 제 2 반도체 칩으로 전송되는 배선 구조체의 테스트 장치
|
| 30 |
30
제 11 항에 있어서,상기 테스트 장치는 프리-본드 및 포스트-본드 테스트를 위한 인터널 스캔 테스트 인터페이스 장치를 포함하며,상기 인터널 스캔 테스트 인터페이스 장치의 제어 셀은 상기 적어도 하나 이상의 배선 구조체들에 의해 공유되는 배선 구조체의 테스트 장치
|
| 31 |
31
제 11 항에 있어서,상기 테스트 장치는 프리-본드 및 포스트-본드 테스트를 위한 바운더리 스캔 테스트 인터페이스 장치를 포함하며, 상기 테스트 장치는 상기 바운더리 스캔 테스트 인터페이스 장치의 셀 BC_2 또는 셀 BC_8의 기능을 활용하여 상기 반도체 장치의 테스트를 수행하는 배선 구조체의 테스트 장치
|
