| 1 |
1
아날로그 입력 신호와 피드백 신호를 결합하는 가감산부;상기 가감산부의 출력 신호를 필터링하는 루프 필터부;상기 루프 필터부의 출력 신호를 양자화하여 디지털 신호를 출력하는 양자화부; 및상기 디지털 신호를 변환하여 피드백 신호를 출력하는 피드백부;를 포함하고,상기 양자화부는,상기 루프 필터부의 포지티브 출력 신호 및 네거티브 출력 신호를 각각 입력받고 VCO 신호를 출력하는 복수의 VCO;상기 복수의 VCO 각각으로부터 출력되는 상기 VCO 신호를 입력받고 샘플링 신호를 출력하는 복수의 샘플러; 및상기 복수의 샘플러 각각으로부터 출력되는 상기 샘플링 신호의 위상 차이를 감지함으로써 상기 복수의 VCO에서 각각 출력되는 두 개의 VCO 신호의 위상 차이를 감지하는 위상 검출기;를 포함하는, 아날로그 디지털 변환 장치
|
| 2 |
2
제1항에 있어서,상기 양자화부는,기준 주파수 신호의 입력없이 상기 두 개의 VCO 신호의 위상 차이를 감지하는, 아날로그 디지털 변환 장치
|
| 3 |
3
제1항에 있어서,상기 양자화부는,상기 복수의 VCO의 프리 러닝 주파수(free running frequency)와 무관하게 상기 위상 차이를 감지하는, 아날로그 디지털 변환 장치
|
| 4 |
4
제1항에 있어서,상기 복수의 VCO는,상기 포지티브 출력 신호에 기초하여 동작하는 N개의 제1 인버터를 포함하는 제1 링 오실레이터; 및상기 네거티브 출력 신호에 기초하여 동작하는 N개의 제2 인버터를 포함하는 제2 링 오실레이터 를 포함하고,상기 제1 링 오실레이터는,상기 N개의 제1 인버터 중 i번째(i는 1 이상 N-1 이하의 정수) 제1 인버터의 네거티브 출력단이 상기 N개의 제1 인버터 중 i+1번째 제1 인버터의 포지티브 입력단과 연결되고, 상기 i번째 제1 인버터의 포지티브 출력단은 상기 i+1번째 제1 인버터의 네거티브 입력단과 연결되며,상기 N이 짝수인 경우, 상기 N개의 제1 인버터 중 N번째 제1 인버터의 네거티브 출력단은 상기 N개의 제1 인버터 중 첫번째 제1 인버터의 네거티브 입력단과 연결되고, 상기 N번째 제1 인버터의 포지티브 출력단은 상기 첫번째 제1 인버터의 포지티브 입력단과 연결되고, 상기 N이 홀수인 경우, 상기 N번째 제1 인버터의 네거티브 출력단은 상기 첫번째 제1 인버터의 포지티브 입력단과 연결되고, 상기 N번째 제1 인버터의 포지티브 출력단은 상기 첫번째 제1 인버터의 네거티브 입력단과 연결되는, 아날로그 디지털 변환 장치
|
| 5 |
5
제4항에 있어서,상기 복수의 샘플러는,상기 N개의 제1 인버터의 출력단 각각과 연결되는 N개의 제1 D 플립플롭을 포함하는 제1 샘플러; 및상기 N개의 제2 인버터의 출력단 각각과 연결되는 N개의 제2 D 플립플롭을 포함하는 제2 샘플러;를 포함하고,상기 제1 샘플러는,i번째 제1 D 플립플롭의 비반전 입력단이 상기 i번째 제1 인버터의 포지티브 출력단과 연결되고, 상기 i번째 제1 D 플립플롭의 반전 입력단은 상기 i번째 제1 인버터의 네거티브 출력단과 연결되는, 아날로그 디지털 변환 장치
|
| 6 |
6
제5항에 있어서,상기 위상 검출기는,상기 제1 샘플러의 N개의 샘플링 신호와 상기 제2 샘플러의 N개의 샘플링 신호 각각에 대해 XOR 연산을 수행하는 N개의 XOR 게이트;를 포함하고,상기 N개의 XOR 게이트 중 i번째 XOR 게이트의 입력단은 상기 N개의 제1 D 플립플롭 중 i번째 D 플립플롭의 출력단 및 상기 N개의 제2 D 플립플롭 중 i번째 D 플립플롭의 출력단과 연결되는, 아날로그 디지털 변환 장치
|
| 7 |
7
제1항에 있어서,상기 피드백부는,상기 양자화부의 출력단과 연결되는 데이터 가중 평균화부(DWA); 및상기 데이터 가중 평균화부의 출력단과 연결되고, 상기 피드백 신호를 출력하는 디지털 아날로그 변환기(DAC);를 포함하고,상기 데이터 가중 평균화부는,상기 양자화부에서 출력된 감지된 위상 정보를 포함하는 양자화된 신호를 써머미터 코드(thermometer code)로 변환하고, 상기 변환된 써머미터 코드를 DWA 코드로 변환하는, 아날로그 디지털 변환 장치
|
| 8 |
8
아날로그 입력 신호와 피드백 신호를 결합하는 가감산부;상기 가감산부의 출력 신호를 필터링하는 루프 필터부;상기 루프 필터부의 출력 신호를 양자화하여 디지털 신호를 출력하는 양자화부;상기 양자화부의 출력단과 연결되는 데이터 가중 평균화부(DWA); 및상기 데이터 가중 평균화부의 출력단과 연결되고, 피드백 신호를 출력하는 디지털 아날로그 변환기(DAC);를 포함하고,상기 양자화부는,상기 루프 필터부의 포지티브 출력 신호 및 네거티브 출력 신호를 각각 입력받고 VCO 신호를 출력하는 복수의 VCO;상기 복수의 VCO 각각으로부터 출력되는 상기 VCO 신호를 입력받고 샘플링 신호를 출력하는 복수의 샘플러; 및상기 복수의 샘플러 각각으로부터 출력되는 상기 샘플링 신호의 위상 차이를 감지함으로써 상기 복수의 VCO에서 각각 출력되는 두 개의 VCO 신호의 위상 차이를 감지하는 위상 검출기;를 포함하며,상기 데이터 가중 평균화부는,상기 양자화부에서 출력된 감지된 위상 정보를 포함하는 디지털 신호를 써머미터 코드(thermometer code)로 변환하고, 상기 변환된 써머미터 코드를 DWA 코드로 변환하는, 아날로그 디지털 변환 장치
|
| 9 |
9
제8항에 있어서,상기 데이터 가중 평균화부는,일단이 상기 양자화부의 출력단과 연결되고, 타단이 상기 디지털 아날로그 변환기와 연결되는 배럴 쉬프터;상기 양자화부에서 출력된 디지털 신호의 라이징 에지를 감지하는 라이징 에지 디텍터;상기 라이징 에지 디텍터의 출력 신호를 이진 코드로 변환하는 제1 이진 코드 변환기;상기 배럴 쉬프터의 출력 신호를 저장하는 플립플롭;상기 플립플롭의 출력 신호의 폴링 에지를 감지하는 폴링 에지 디텍터;상기 폴링 에지 디텍터의 출력 신호를 이진 코드로 변환하는 제2 이진 코드 변환기; 및상기 제1 이진 코드 변환기의 출력 신호와 상기 제2 이진 코드 변환기의 출력 신호에 대한 감산 연산을 수행하는 비트 가감산부;를 포함하는, 아날로그 디지털 변환 장치
|
| 10 |
10
제9항에 있어서,상기 배럴 쉬프터는,상기 비트 가감산부의 출력 신호에 기초하여 상기 양자화부로부터 입력되는 신호를 쉬프트시켜 출력하는, 아날로그 디지털 변환 장치
|
