| 1 |
1
폴딩된 곱셈기가 적용된 BCH(Bose-Chaudhuri-Hoc quenghem) 디코더에 있어서, 복수의 곱셈기를 포함하는 키 방정식 연산기를 포함하며, 상기 곱셈기는, 연산 동작을 수행하는 복수의 연산 블록을 포함하되, 각 연산 블록은, 복수의 연산 스테이지 동안 각 연산 스테이지마다 반복적으로 연산 동작을 수행하되, 각 연산 스테이지마다 적어도 하나의 입력값을 기반으로 하나의 출력값을 출력하고, 현재 연산 스테이지의 출력값을 다음 연산 스테이지에서의 적어도 하나의 다른 연산 블록의 입력값으로 전달하도록 다른 연산 블록과 연결되며,상기 곱셈기는,원시 다항식의 계수 값(coefficient of primitive polynomial element)이 서로 상이한 연산 블록으로 구성되며, 원시 다항식의 계수 값이 서로 상이한 연산 블록에 대해 폴딩이 가능한 것인, 폴딩된 곱셈기가 적용된 BCH 디코더
|
| 2 |
2
삭제
|
| 3 |
3
제 1 항에 있어서, 상기 복수의 연산 블록은, 상기 원시 다항식 계수 값이 0인 적어도 하나의 연산 블록과 상기 원시 다항식의 계수 값이 1인 적어도 하나의 연산 블록으로 구성되는 것인, 폴딩된 곱셈기가 적용된 BCH 디코더
|
| 4 |
4
제 3 항에 있어서, 상기 원시 다항식의 계수 값이 0인 연산 블록과 상기 원시 다항식의 계수 값이 1인 연산 블록의 수는 동일한 것인, 폴딩된 곱셈기가 적용된 BCH 디코더
|
| 5 |
5
제 1 항에 있어서, 상기 각 연산 블록은 AND 게이트와 XOR 게이트의 조합으로 구성되어, 원시 다항식의 계수 값이 서로 상이한 연산 블록들에 대해 폴딩이 가능한 것인, 폴딩된 곱셈기가 적용된 BCH 디코더
|
| 6 |
6
제 3 항에 있어서, 상기 원시 다항식의 계수 값이 0인 연산 블록은 1개의 AND 게이트와 1개의 XOR 게이트로 구성되고, 상기 원시 다항식의 계수 값이 1인 연산 블록은 1개의 AND 게이트와 2개의 XOR 게이트로 구성되는 것인, 폴딩된 곱셈기가 적용된 BCH 디코더
|
| 7 |
7
제 6 항에 있어서, 상기 원시 다항식의 계수 값이 0인 연산 블록은, XOR 게이트의 출력값이 AND 게이트의 출력값에 종속되도록 구성되며, 상기 원시 다항식의 계수 값이 1인 연산 블록은, 하나의 XOR 게이트의 출력값이 나머지 하나의 XOR 게이트의 출력값과 AND 게이트의 출력값에 종속되도록 구성되는 것인, 폴딩된 곱셈기가 적용된 BCH 디코더
|
| 8 |
8
제 1 항에 있어서, 상기 곱셈기는, 상기 각 연산 블록과 병렬로 연결되어, 상기 각 연산 스테이지마다 복수의 연산 블록에 제 1입력값을 제공하는 먹스(MUX)를 더 포함하는, 폴딩된 곱셈기가 적용된 BCH 디코더
|
| 9 |
9
제 8 항에 있어서, 상기 복수의 연산 블록 중,원시 다항식의 계수 값이 0인 하나의 연산 블록은 출력값을 다른 둘 이상의 연산 블록의 제 2 입력값으로 입력하도록 구성되며, 나머지 연산 블록들은 출력값을 다른 하나의 연산 블록의 제 3 입력값으로 입력하도록 구성되는, 폴딩된 곱셈기가 적용된 BCH 디코더
|
| 10 |
10
제 9 항에 있어서, 상기 각 연산 블록은, 상기 각 연산 스테이지마다 전달받은 입력값과 미리 설정된 제 4 입력값을 기초로 연산을 수행하는, 폴딩된 곱셈기가 적용된 BCH 디코더
|
| 11 |
11
제 8 항에 있어서, 상기 곱셈기는, 두 연산 블록 사이마다 연결되어, 클럭 신호에 동기화하여 이전 연산 스테이지의 연산 블록의 출력값을 다음 연산 스테이지의 다른 연산 블록의 입력값으로 전달하는 플립플롭(flip-flop)을 더 포함하는, 폴딩된 곱셈기가 적용된 BCH 디코더
|
| 12 |
12
제 8 항에 있어서, 상기 각 연산 블록은, 상기 먹스로부터 출력되는 상기 제 1 입력값이 마지막 연산 스테이지에 대한 값인 경우, 연산 결과에 따르는 출력값을 상기 곱셈기의 최종 출력값으로 제공하는 것인, 폴딩된 곱셈기가 적용된 BCH 디코더
|
