| 1 |
1
제 1 위상을 가지는 클록 신호의 듀티비를 조절하는 제 1 듀티비 조절부;제 2 위상을 가지는 클록 신호를 가변 지연하는 가변 지연 라인;상기 가변 지연 라인의 출력의 듀티비를 조절하는 제 2 듀티비 조절부;제 1 듀티비 조절부의 출력으로부터 차동 신호를 생성하는 제 1 차동 클록 생성부;제 2 듀티비 조절부의 출력으로부터 차동 신호를 생성하는 제 2 차동 클록 생성부;상기 제 1 차동 클록 생성부와 상기 제 2 차동 클록 생성부에서 출력된 신호들의 에지를 결합하여 출력하는 에지 결합부;듀티비 보정 모드에서 상기 제 1 듀티비 조절부에서 출력된 신호 또는 상기 제 1 차동 클록 생성부에서 출력된 신호 중 어느 하나의 듀티비를 탐지하고 위상 보정 모드에서 상기 에지 결합부에서 출력된 신호의 듀티비를 탐지하는 듀티비 탐지부;상기 듀티비 보정 모드에서 상기 듀티비 탐지부의 출력에 따라 상기 제 1 듀티비 조절부 및 상기 제 2 듀티비 조절부를 제어하는 제 1 제어부; 및상기 위상 보정 모드에서 상기 듀티비 탐지부의 출력에 따라 상기 가변 지연 라인을 제어하는 제 2 제어부를 포함하는 다위상 클록 신호 보정 장치
|
| 2 |
2
청구항 1에 있어서, 상기 제 1 위상을 가지는 클록 신호를 지연하는 더미 지연 라인을 더 포함하는 다위상 클록 신호 보정 장치
|
| 3 |
3
청구항 1에 있어서, 상기 듀티비 보정 모드는 상기 위상 보정 모드에 선행하되, 상기 제 1 제어부는 제어 신호가 결정되는 경우 상기 듀티비 탐지부가 상기 위상 보정 모드를 수행하도록 상기 듀티비 탐지부를 제어하는 다위상 클록 신호 보정 장치
|
| 4 |
4
청구항 3에 있어서, 상기 듀티비 탐지부는 상기 제 1 제어부의 제어에 따라 상기 듀티비 보정 모드에서 상기 제 1 듀티비 조절부에서 출력된 신호 또는 상기 제 1 차동 클록 생성부에서 출력된 신호 중 어느 하나를 선택하고, 상기 위상 보정 모드에서 상기 에지 결합부의 출력을 선택하는 입력 선택부를 포함하는 다위상 클록 신호 보정 장치
|
| 5 |
5
청구항 4에 있어서, 상기 듀티비 탐지부는 상기 입력 선택부의 출력 신호의 듀티비와 기준 듀티비를 비교하여 하이 또는 로우 레벨의 신호를 출력하는 다위상 클록 신호 보정 장치
|
| 6 |
6
청구항 5에 있어서 상기 기준 듀티비는 50%인 다위상 클록 신호 보정 장치
|
| 7 |
7
청구항 4에 있어서, 상기 듀티비 탐지부는기준 클록에 따라 상기 입력 선택부에서 출력된 신호의 하이 레벨 구간만큼 그 신호를 지연하여 출력하는 펄스 선택부; 및상기 기준 클록에 따라 상기 펄스 선택부의 출력을 샘플링하는 플립플롭을 포함하는 다위상 클록 신호 보정 장치
|
| 8 |
8
청구항 7에 있어서, 상기 펄스 선택부는상기 입력 선택부에서 출력된 신호를 다수의 지연 시간 동안 지연하여 다수의 출력 클록을 생성하고 상기 입력 선택부에서 출력된 신호의 하이 레벨 및 로우 레벨 구간을 표시하는 멀티 비트 디지털 신호를 출력하는 TDC 회로; 및상기 멀티 비트 디지털 신호를 이용하여 상기 다수의 출력 클록 중 상기 입력 선택부에서 출력된 신호의 하이 레벨 구간만큼 지연된 신호에 대응하는 것을 선택하여 출력하는 클록 선택 회로를 포함하는 다위상 클록 신호 보정 장치
|
| 9 |
9
청구항 8에 있어서, 상기 TDC 회로는 상기 기준 클록의 반주기 동안 상기 입력 선택부에서 출력된 신호를 입력받는 선택부를 더 포함하는 다위상 클록 신호 보정 장치
|
| 10 |
10
청구항 7에 있어서 상기 기준 클록은 상기 제 1 차동 클록 생성부에서 출력된 신호 중 다른 하나를 1/2로 분주한 신호인 다위상 클록 신호 보정 장치
|
| 11 |
11
청구항 10에 있어서, 상기 기준 클록을 지연하여 상기 플립플롭의 클록 신호로서 제공하는 지연라인을 더 포함하는 다위상 클록 신호 보정 장치
|
| 12 |
12
청구항 1에 있어서, 상기 제 1 듀티비 조절부는 입력 신호의 상승 에지에서 제 1 지연 시간 이후 상승 에지를 생성하는 상승 에지 생성부; 및 상기 입력 신호의 하강 에지에서 제 2 지연 시간 이후 하강 에지를 생성하는 하강 에지 생성부를 포함하되,상기 제 2 지연 시간은 상기 제 1 제어부의 제어에 따라 조절되는 다위상 클록 신호 보정 장치
|
| 13 |
13
청구항 12에 있어서, 상기 제 1 듀티비 조절부는 상기 상승 에지 생성부 및 상기 하강 에지 생성부의 출력을 공통으로 입력받아 래치하여 출력하는 출력부를 더 포함하는 다위상 클록 신호 보정 장치
|
| 14 |
14
청구항 1에 있어서, 상기 제 2 듀티비 조절부는 입력 신호의 상승 에지에서 제 1 지연 시간 이후 상승 에지를 생성하는 상승 에지 생성부; 및 상기 입력 신호의 하강 에지에서 제 2 지연 시간 이후 하강 에지를 생성하는 하강 에지 생성부를 포함하되,상기 제 2 지연 시간은 상기 제 1 제어부의 제어에 따라 조절되는 다위상 클록 신호 보정 장치
|
| 15 |
15
청구항 14에 있어서, 상기 제 2 듀티비 조절부는 상기 상승 에지 생성부 및 상기 하강 에지 생성부의 출력을 공통으로 입력받아 래치하여 출력하는 출력부를 더 포함하는 다위상 클록 신호 보정 장치
|
| 16 |
16
청구항 1에 있어서 상기 제 1 제어부 또는 상기 제 2 제어부는 SAR(Successive Approximation Register)인 다위상 클록 신호 보정 장치
|
| 17 |
17
청구항 16에 있어서, 상기 제 2 듀티비 조절부의 출력에 따라 제어 클록을 생성하여 상기 제 1 제어부 또는 상기 제 2 제어부에 제공하는 제어 클록 생성부를 더 포함하는 다위상 클록 신호 보정 장치
|
| 18 |
18
청구항 1에 있어서, 상기 제 1 위상과 상기 제 2 위상의 차이는 90도인 다위상 클록 신호 보정 장치
|
| 19 |
19
청구항 18에 있어서, 상기 제 1 차동 클록 생성부는 제 1 및 제 3 출력 클록을 생성하고, 상기 제 2 차동 클록 생성부는 제 2 및 제 4 출력 클록을 생성하는 다위상 클록 신호 보정 장치
|
| 20 |
20
청구항 19에 있어서, 상기 에지 결합부는 상기 제 1 및 제 4 출력 클록을 AND 연산한 결과와 상기 제 2 및 제 3 출력 클록을 AND 연산한 결과를 OR 연산하여 출력하는 다위상 클록 신호 보정 장치
|
