| 1 |
1
N형 기판 상부에 형성된 N형 드리프트층 영역;상기 N형 기판 하부에 형성된 드레인 전극;상기 N형 드리프트층 영역 내 상단부 에 형성된 P-base 영역;상기 P-base 영역 내 상단부에 형성된 N+ 영역;상기 P-base 영역 및 상기 N+ 영역의 상단과 접촉하도록 형성된 소스 전극;상기 N형 드리프트층 영역의 상부의 일부 영역과 접촉되며, 상기 N+ 영역 및 P-base 영역의 일부 영역 상부에 형성된 게이트부;상기 N형 드리프트층 영역 내에서 상기 N형 기판과 상기 P-base 영역 사이의 중간 영역에 형성되는 p형 플로팅 아일랜드 영역; 을 포함하는 것을 특징으로 하는 플로팅 아일랜드 구조를 가진 Power MOSFET
|
| 2 |
2
제1 항에 있어서,상기 중간 영역은 그 중심이 상기 N형 드리프트층 영역의 높이에서 57 ~ 60% 위치에 해당하는 것을 특징으로 하는 플로팅 아일랜드 구조를 가진 Power MOSFET
|
| 3 |
3
N형 기판 준비단계;상기 N형 기판 상에 에피택시 공정을 이용하여 제 1 N 드리프트층을 형성하는 단계;상기 제1 N 드리프트층 상부에 플로팅 아일랜드 영역이 형성될 위치를 패터닝한 PR 마스크를 형성하고, 그 상부로부터 P형 불순물을 주입하여 제1 N 드리프트층 내의 상단 일부 영역에 상기 플로팅 아일랜드 영역을 형성하는 단계;상기 플로팅 아일랜드 영역이 형성된 제1 N 드리프트층 상부에 에피택시 공정을 이용하여 제2 N- 드리프트층을 형성하는 단계;상기 제2 N 드리프트층 상부에 P베이스, N+ 영역, 게이트부 및 소스 전극을 형성하는 단계; 를 포함하는 것을 특징으로 하는 플로팅 아일랜드 구조를 가진 Power MOSFET 제조방법
|
