| 1 |
1
기준 인덕터(Lref)와 기준 캐패시터(Cref)에 의한 신호의 위상인 제1 위상과 전송 신호의 전통과 여파를 위한 인덕터(L)와 캐패시터(C)에 의한 신호의 위상인 제2 위상을 비교하는 단계; 및비교결과를 기초로, 상기 인덕터(L)와 상기 캐패시터(C)에 연결되는 보상 캐패시터의 충전량을 제어하는 단계;를 포함하는 것을 특징으로 하는 전통과 여파기의 위상 에러 보상 방법
|
| 2 |
2
청구항 1에 있어서,상기 제어단계는,상기 제1 위상이 상기 제2 위상 보다 앞서면, 상기 보상 캐패시터를 충전하는 단계;를 포함하는 것을 특징으로 하는 전통과 여파기의 위상 에러 보상 방법
|
| 3 |
3
청구항 2에 있어서,상기 제어단계는,상기 제1 위상이 상기 제1 위상 보다 뒤지면, 상기 보상 캐패시터를 방전시키는 단계;를 포함하는 것을 특징으로 하는 전통과 여파기의 위상 에러 보상 방법
|
| 4 |
4
청구항 3에 있어서,상기 제어단계는,상기 제1 위상과 상기 제2 위상이 동일하면, 상기 보상 캐패시터의 충전량을 유지시키는 단계;를 포함하는 것을 특징으로 하는 전통과 여파기의 위상 에러 보상 방법
|
| 5 |
5
청구항 1에 있어서,상기 캐패시터(C)는,가변 캐패시터인 것을 특징으로 하는 전통과 여파기의 위상 에러 보상 방법
|
| 6 |
6
청구항 5에 있어서,상기 캐패시터(C)는,Q 값을 조절하기 위해 캐패시턴스가 조절되는 것을 특징으로 하는 전통과 여파기의 위상 에러 보상 방법
|
| 7 |
7
청구항 1에 있어서,상기 인덕터(L), 상기 캐패시터(C) 및 상기 보상 캐패시터는, 칩 내부에 구현되고,상기 기준 인덕터(Lref) 및 상기 기준 캐패시터(Cref)는, 상기 칩에 연결되는 것을 특징으로 하는 전통과 여파기의 위상 에러 보상 방법
|
| 8 |
8
전송 신호의 전통과 여파를 위한 인덕터(L)와 캐패시터(C); 및상기 인덕터(L)와 상기 캐패시터(C)에 연결되는 보상 캐패시터;를 포함하고,상기 보상 캐패시터는,기준 인덕터(Lref)와 기준 캐패시터(Cref)에 의한 신호의 위상인 제1 위상과 상기 인덕터(L)와 캐패시터(C)에 의한 신호의 위상인 제2 위상의 비교결과에 의해 충전량이 제어되는 것을 특징으로 하는 전통과 여파기
|
