| 1 |
1
호스트의 중앙 프로세싱 유닛(central processing unit, CPU)의 기능을 보조하거나 상기 CPU와 별도로 데이터 프로세싱을 수행하는 플래시 기반 가속기로서,페이지 단위로 데이터를 저장하는 플래시 기반 비휘발성 메모리,워드 또는 바이트 단위로 데이터를 저장하는 버퍼 서브시스템,상기 플래시 기반 비휘발성 메모리와 상기 버퍼 서브시스템 사이에서의 데이터 이동을 관리하는 가속기 컨트롤러,상기 버퍼 서브시스템에 저장된 데이터를 처리하는 복수의 프로세서, 그리고상기 플래시 기반 비휘발성 메모리, 상기 버퍼 서브시스템, 상기 가속기 컨트롤러 및 상기 복수의 프로세서를 통합하는 네트워크를 포함하며,상기 버퍼 서브시스템은,상기 플래시 기반 비휘발성 메모리와 매핑되어 있는 제1 데이터 공간을 포함하는 제1 메모리, 그리고상기 제1 데이터 공간과 상기 플래시 기반 비휘발성 메모리를 매핑하기 위한 페이지 테이블을 저장하는 제2 메모리를 포함하고,상기 복수의 프로세서 중 적어도 하나의 프로세서에서의 어플리케이션 실행에 의해 요청된 메모리 접근에 따라, 상기 메모리 접근의 메모리 어드레스로 상기 페이지 테이블을 참조함으로써 확인되는 상기 메모리 어드레스에 대응하는 상기 제1 데이터 공간의 영역과 상기 플래시 기반 비휘발성 메모리의 영역 사이에서 데이터가 이동되는 플래시 기반 가속기
|
| 2 |
2
제1항에서,상기 가속기 컨트롤러는 상기 플래시 기반 가속기와 상기 호스트를 연결하는 인터페이스의 베이스 어드레스 레지스터를 상기 버퍼 서브시스템 및 상기 복수의 프로세서 중 적어도 하나에 매핑하고 있으며, 상기 베이스 어드레스 레지스터에 기초하여서 상기 호스트로부터의 요청을 수신하는 플래시 기반 가속기
|
| 3 |
3
제2항에서,상기 가속기 컨트롤러는 상기 베이스 어드레스 레지스터의 제1값에 상기 버퍼 서브시스템을 매핑하고 있으며, 상기 제1값에 기초하여서 상기 호스트로부터의 데이터를 상기 버퍼 서브시스템으로 이동하는 플래시 기반 가속기
|
| 4 |
4
제3항에서,상기 가속기 컨트롤러는 상기 베이스 어드레스 레지스터의 제2값에 상기 복수의 프로세서 중 적어도 하나의 프로세서를 매핑하고 있으며, 상기 제2값에 기초하여서 상기 호스트로부터의 데이터의 유형을 통지하는 플래시 기반 가속기
|
| 5 |
5
삭제
|
| 6 |
6
제1항에서,상기 제1 메모리는 상기 호스트로부터의 데이터가 다운로드되거나 상기 호스트로 데이터를 업로드하는 제2 데이터 공간을 더 포함하는 플래시 기반 가속기
|
| 7 |
7
제6항에서,상기 데이터는 상기 복수의 프로세서 중 적어도 하나의 프로세서에 의해 실행될 상기 어플리케이션을 포함하는 플래시 기반 가속기
|
| 8 |
8
제1항에서,상기 페이지 테이블의 페이지 테이블 엔트리는 상기 플래시 기반 비휘발성 메모리의 물리적 플래시 페이지 번호에 매핑되어 있는 상기 제1 데이터 공간의 페이지 번호를 포함하는 플래시 기반 가속기
|
| 9 |
9
제8항에서,상기 페이지 테이블 엔트리는 상기 페이지 테이블 엔트리를 소유하는 소유자의 프로세서 식별자를 더 포함하는 플래시 기반 가속기
|
| 10 |
10
제9항에서,상기 메모리 접근을 요청한 요청자의 프로세서 식별자가 상기 소유자의 프로세서 식별자와 다른 경우에, 상기 버퍼 서브시스템은 상기 요청자의 접근 요청을 거부하는 플래시 기반 가속기
|
| 11 |
11
제8항에서,상기 페이지 테이블 엔트리는 요청된 데이터가 상기 제1 데이터 공간에 존재하는지 상기 플래시 기반의 비휘발성 메모리에 존재하는지를 지시하는 현재 비트 플래그를 더 포함하는 플래시 기반 가속기
|
| 12 |
12
제8항에서,상기 제2 메모리는 상기 플래시 기반 비휘발성 메모리의 논리적 페이지 번호를 상기 플래시 기반 비휘발성 메모리의 물리적 플래시 페이지 번호에 매핑하는 매핑 테이블을 더 포함하는 플래시 기반 가속기
|
| 13 |
13
제8항에서,상기 제2 메모리는 어플리케이션을 포함하는 섹션의 섹션 헤더를 더 포함하며,상기 섹션 헤더는 대응하는 섹션이 사용하는 어드레스 공간의 범위를 지시하는 섹션 정보를 포함하는 플래시 기반 가속기
|
| 14 |
14
제13항에서,상기 호스트로부터 접근 요청된 어드레스가 상기 섹션 헤더의 상기 어드레스 공간의 범위 내에 있는 경우, 상기 버퍼 서브시스템은 상기 호스트로부터의 접근 요청을 거부하는 플래시 기반 가속기
|
| 15 |
15
제1항 내지 제4항, 제6항 내지 제14항 중 어느 한 항에 기재된 플래시 기반 가속기,상기 호스트, 그리고상기 플래시 기반 가속기를 상기 호스트에 연결하는 인터페이스를 포함하는 컴퓨팅 디바이스
|
| 16 |
16
호스트의 중앙 프로세싱 유닛(central processing unit, CPU)의 기능을 보조하거나 상기 CPU와 별도로 데이터 프로세싱을 수행하는 플래시 기반 가속기로서,플래시 기반 비휘발성 메모리,상기 플래시 기반 비휘발성 메모리와 매핑되는 제1 데이터 공간을 포함하는 제1 메모리, 상기 플래시 기반 비휘발성 메모리와 상기 제1 데이터 공간 사이의 매핑을 지시하는 페이지 테이블을 저장하는 제2 메모리 및 상기 플래시 기반 비휘발성 메모리와 상기 제1 데이터 공간 사이의 매핑을 관리하는 컨트롤러를 포함하는 버퍼 서브시스템,상기 버퍼 서브시스템에 저장된 데이터를 처리하는 복수의 프로세서, 그리고상기 플래시 기반 비휘발성 메모리, 상기 버퍼 서브시스템 및 상기 복수의 프로세서를 통합하는 네트워크를 포함하며,상기 복수의 프로세서 중 적어도 하나의 프로세서에서의 어플리케이션 실행에 의해 요청된 메모리 접근에 따라, 상기 메모리 접근의 메모리 어드레스로 상기 페이지 테이블을 참조함으로써 확인되는 상기 메모리 어드레스에 대응하는 상기 제1 데이터 공간의 영역과 상기 플래시 기반 비휘발성 메모리의 영역 사이에서 데이터가 이동되는 플래시 기반 가속기
|
| 17 |
17
제16항에서,상기 제1 메모리는 상기 호스트로부터의 상기 어플리케이션을 저장하는 제2 데이터 공간을 더 포함하는 플래시 기반 가속기
|
| 18 |
18
삭제
|
| 19 |
19
삭제
|
| 20 |
20
제16항에서,상기 페이지 테이블의 페이지 테이블 엔트리는 상기 플래시 기반 비휘발성 메모리의 물리적 플래시 페이지 번호에 매핑되어 있는 상기 제1 데이터 공간의 페이지 번호를 포함하는 플래시 기반 가속기
|
